การออกแบบแล_ะการสร้างทรานซิสเตอร์โครงสร้างแบบ **cmois** ที่มีช่องทางเดินกระแสรูปตัววี

จิรวัฒน์ ปานกลาง¹ วิสุทธิ์ ฐิติรุ่งเรือง² ศุภกัลย์ วัฒนการุณ³ และ ธีรพร มลทวีไพศาล ⁴ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาคกระบัง

บทคัดย่อ

บทความนี้เสนอวิธีการออกแบบและสร้างทรานซิสเตอร์โครงสร้างแบบ CMOIS ให้มีรูปแบบ ของช่องทางเดินกระแสในแนวดิ่ง แทนที่ช่องทางเดินกระแสในแนวผิวของผลึก เพื่อจุดประสงค์ ในการปรับปรุงประสิทธิภาพในการนำกระแสของทรานซิสเตอร์โครงสร้างนี้ให้สูงขึ้นกว่าเดิม โดยช่อง ทางเดินกระแสรูปตัววีเป็นช่องทางเดินกระแสที่ถูกเลือกมาดำเนินการสร้างด้วยรูปแบบที่เหมาะสม ที่สุด ผลของการสร้างพบว่าทรานซิสเตอร์ชนิดพีและทรานซิสเตอร์ชนิดเอ็นที่มีช่องทางเดิน กระแสรูปตัววี มีค่าทรานส์คอนดัคแตนซ์สูงกว่าทรานซิสเตอร์ชนิดพีและทรานซิสเตอร์ชนิดเอ็น ที่มีช่องทางเดินกระแสในแนวผิวของผลึกร้อยละ 71.23 และร้อยละ 73.98 ตามลำดับ

[่]อาจารย์ ภาควิชาวิศวกรรมอิเล็กทรอนิกส์

² ผู้ช่วยศาสตราจารย์ ภาควิชาวิศวกรรมอิเล็กทรอนิกส์

³ นักศึกษาระคับบัณฑิตศึกษา ภาควิชาวิศวกรรมไฟฟ้า

⁴ นักศึกษาทคลองวิจั*ยระคับบัณฑิตศึกษา ภาควิชาวิศวกรรม*ไฟฟ้า

Design and Fabrication of V-Channel CMOIS Transistors

Jirawath Parnklang¹ Wisut Titiroongruang²

Suppakun Wattanakaron⁸ and Teeraporn Montaveepaisarn⁴

King Mongkut's Institute of Technology Ladkrabang

Abstract

In this paper, the vertical channel CMOIS (Complementary Metal Oxide Intrinsic Semiconductor) transistors are designed and fabricated to substitute the planar channel CMOIS transistors. The goal of the research is to improve the higher current conductance of the transistors. The V-shape channel has been selected because it is the most suitable structure to fabricate. The results show that the process transconductance parameter of the P-channel and N-channel with the V-shape channel are 71.23 % and 73.98 % higher than the planar channel PMOIS and NMOIS respectively.

¹ Lecturer, Department of Electronic Engineering

² Assistant **Professor**, Department of Electronic Engineering

³ Graduate Student, Department of Electrical Engineering

⁴ Research Student, Department of Electrical Engineering

บทนำ

ทรานซิสเตอร์โครงสร้างแบบ CMOIS (Complementary Metal Oxide Intrinsic Semiconductor) [1] ดังรูปที่ 1 ซึ่งเป็นทรานซิสเตอร์ที่อาศัยผลของสนามไฟฟ้าควบคุมการนำกระแสในช่อง ทางเดินกระแสนั้น ต้องทำการเติมสารเจือทองคำเพื่อเปลี่ยนแปลงคุณสมบัติของแผ่นผลึกฐานรอง ซิลิกอนชนิดเอ็นของทรานซิสเตอร์ให้มีคุณสมบัติใกล้เคียงกับสารกึ่งตัวนำบริสุทธิ์ (intrinsic like) และใช้คุณสมบัตินี้ของฐานรองในการแยกทรานซิสเตอร์ชนิดเอ็นออกจากทรานซิสเตอร์ชนิดพี โดย ไม่จำเป็นต้องใช้โครงสร้างของบ่อแยกหลังจากที่ทำการวิจัยและพัฒนาทรานซิสเตอร์โครงสร้าง ดังกล่าวในงานการออกแบบเพื่อประยุกต์ใช้งานในด้านต่างๆ เช่น ใช้งานเป็นส่วนประกอบของวงจร รวมทางตรรก [2] (digital circuit) และวงจรรวมเชิงอนุมาน [3] (analog circuit) หรือใช้งานเป็นด้ว ตรวจจับความดัน [4] (pressure transducer) แล้วพบว่าจุดที่ควรแก้ปัญหาให้กับทรานซิสเตอร์ โครงสร้างดังกล่าวคือ ควรปรับปรุงค่า k' (process tranconductance parameter) ของทรานซิสเตอร์ ให้มีค่าสูงขึ้น เพื่อเป็นการปรับปรุงประสิทธิภาพของวงจรในด้านต่างๆ ได้ เช่นวงจรที่สร้างขึ้นบนแผ่น ผลึกซิลิกอนจะใช้พื้นที่บนแผ่นผลึกน้อยลง และถ้าขนาดของทรานซิสเตอร์มีค่าเท่าเดิมวงจรจะสามารถ ตอบสนองความถี่ได้สูงขึ้น เป็นตัน



รูปที่ 1 โครงสร้างทรานซิสเตอร์แบบ CMOIS

แนวความคิดในการพัฒนา

เป็นที่ทราบกันดีว่า ในการคัดเลือกระนาบของแผ่นผลึกซิลิกอนเพื่อสร้างเป็นอุปกรณ์สารกึ่ง ตัวนำประเภทผลของสนามไฟฟ้าที่ต้องการให้กระแสไหลในแนวผิวของผลึก จำเป็นต้องเลือกระนาบ ของผลึกเป็น <100> เนื่องจากเป็นระนาบที่เหมาะสมที่สุด ในการสร้างทรานซิสเตอร์โครงสร้างแบบ CMOIS ก็เช่นเดียวกัน แผ่นผลึกเริ่มต้นเป็นแผ่นผลึกซิลิกอนชนิดเอ็นที่มีระนาบ <100> และดำเนิน การสร้างทรานซิสเตอร์เพื่อประยุกต์ใช้งานในด้านต่างๆ และเพื่อปรับปรุงคุณสมบัติทางไฟฟ้า ของวงจรที่สร้างขึ้นด้วยทรานซิสเตอร์โครงสร้างดังกล่าวนี้ จำเป็นอย่างยิ่งที่จะพัฒนาค่าทรานส์ คอนดัคแตนซ์ของกระบวนการสร้างให้มีค่าสูงขึ้น แนวทางในการพัฒนาที่ดีคือ ดำเนินการสร้างโดย ทำให้แนวทางการเคลื่อนของประจุพาหะในช่องทางเดินกระแสของทรานซิสเตอร์เปลี่ยนจากแนว ระนาบผิวของผลึกเป็นแนวดิ่ง ดังรูปที่ 2



รูปที่ 2 ทรานซิสเตอร์โครงสร้างแบบ CMOIS ที่มีทิศทางของช่องทางเดินกระแสในแนวดิ่ง

จากรูปที่ 2 สามารถสังเกตได้ว่าผลของการออกแบบรูปทรงทางเรขาคณิตลักษณะนี้ทำให้ค่า ความยาวของช่องทางเดินกระแสจะมีค่าลดลง เมื่อความยาวช่องทางเดินกระแสลดลงแล้ว สามารถทำให้ ค่าทรานส์คอนดัคแตนซ์ของทรานซิสเตอร์มีค่าสูงขึ้นไปด้วย แต่ทรานซิสเตอร์โครงสร้างแบบ CMOIS ไม่สามารถสร้างโดยใช้โครงสร้างดังรูปที่ 2 ได้ เนื่องจากทรานซิสเตอร์โครงสร้างแบบ CMOIS จำเป็น ต้องทำการเติมสารเจือทองคำเข้าไปที่ฐานรอง ซึ่งสารเจือดังกล่าวจำเป็นต้องเคลื่อนที่เข้าไปในช่อง ทางเดินกระแสด้วย ดังนั้นแนวทางอันหนึ่งที่เป็นไปได้คือ ทำการสร้างช่องทางเดินกระแสให้เป็นรูป ตัววีแทน ดังรูปที่ 3 ซึ่งวิธีนี้เป็นวิธีที่เหมาะสมกับทรานซิสเตอร์โครงสร้างแบบ CMOIS เพราะในบริเวณ ช่องทางเดินกระแสสามารถเติมสารเจือทองคำเข้าไปได้ แต่วิธีดังกล่าวนี้ยังมีข้อด้อยคือไม่สามารถ ลดค่าความยาวของช่องทางเดินกระแสลงได้



ร**ูปที่ 3 แสดงโครงสร้างที่เหมาะสมของช่องทางเดินกระแสในแนวดิ่ง** สำหรับทรานซิสเตอร์โครงสร้างแบบ CMOIS

การออกแบบและการสร้าง

การออกแบบจะดำเนินการออกแบบรูปทรงทางเรขาคณิตด้านบนของทรานซิสเตอร์โครงสร้าง แบบ CMOIS ที่มีช่องทางเดินกระแสรูปตัววี ในลักษณะเช่นเดียวกับทรานซิสเตอร์โครงสร้างแบบ CMOIS ที่มีช่องทางเดินกระแสในแนวระนาบผิวของผลึกดังที่ได้นำเสนอไปแล้ว ค่าความยาวของช่องทางเดิน กระแสรูปตัววีที่เกิดขึ้นสามารถคำนวนได้ดังสมการที่ 1 และรูปที่ 4

$$L = \frac{D}{\cos 54.74} \tag{1}$$

โดยที่

L

D

คือ ความยาวของช่องทางเดินกระแส คือ ขนาดของช่องต้นแบบ



รูปที่ 4 ภาพตัดขวางของร่องตัววี

ในการทดลองได้ทำการกำหนดค่าขนาดของช่องต้นแบบเป็นขนาดต่างๆ คือ 10, 20, 30 และ 40 ไมโครเมตร ซึ่งจะมีความยาวของช่องทางเดินกระแสเป็น 17.322, 34.644, 51.967 และ 69.290 ไมโครเมตร ตามลำดับ และกำหนดความกว้างของช่องทางเดินกระแสเป็น 60, 80, 100 และ 120 ไมโครเมตร

ลำดับขั้นตอนกระบวนการสร้าง

ในกระบวนการสร้างอุปกรณ์ทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดพี มีรายละเอียดดังนี้

 เตรียมแผ่นผลึกซิลิกอนชนิดเอ็น ระนาบของผลึกคือ <100> ค่าพิกัดความต้านทาน 8-12
 โอห์ม-เซนติเมตร มีความหนาของแผ่นผลึกเป็น 400 ไมโครเมตร ทำการสร้างชั้นซิลิกอนไดออกไซค์ ความหนาประมาณ 5000 A และเปิดช่องดันแบบดังรูปที่ 5



รูปที่ 5 ภาพตัดขวางของผลึกเมื่อผ่านการเปิดช่องต้นแบบ

2. ทำการกัดร่องตัววีด้วย KOH 93 กรัม ต่อ น้ำ DI 200 ลูกบาศก์เซนติเมตร ที่อุณหภูมิคงที่ที่
 74 องศาเซลเซียส โดยจะมีอัตราการกัด 1 ไมโครเมตรต่อนาที แล้วทำการสร้างชั้นซิลิกอนไดออกไซค์
 จะได้แผ่นผลึก ดังรูปที่ 6



รูปที่ 6 ภาพตัดขวางของผลึกเมื่อผ่านการกัดร่องตัววี

 ทำการเปิดช่องเพื่อแพร่สารเจือโบรอน ด้วยแหล่งจ่ายสารเจือ BN (M-26) แล้วทำการขับลึก (drive-in) พร้อมทั้งสร้างชั้นซิลิกอนไดออกไซค์

 4. ทำการเปิดช่องบริเวณเกทออกไซค์ แล้วทำการสร้างชั้นซิลิกอนไดออกไซค์ที่มีความ บริสุทธิ์สูง ที่บริเวณเกท มีความหนาประมาณ 1200 A จะได้แผ่นผลึกดังรูปที่ 7



รูปที่ 7 ภาพตัดขวางของผลึกเมื่อผ่านการสร้างเกทออกไซค์

5. ทำการเปิดชั้นซิลิกอนไดออกไซค์ด้านหลัง ทำการเคลือบทองคำในสูญญากาศ แล้วทำการ ขับลึกทองคำ และทำให้เย็นลงอย่างรวดเร็วทำให้ฐานรองเปลี่ยนแปลงคุณสมบัติเป็นฐานรอง ชนิดอินทรินสิค จะได้แผ่นผลึกดังรูปที่ 8



รูปที่ 8 ภาพตัดขวางของผลึกเมื่อผ่านการขับลึกทองคำ

6. ทำการเปิดช่องซิลิกอนไดออกไซค์เพื่อทำส่วนสัมผัสของขั้วไฟฟ้า โดยทำการเคลือบชั้น อลูมิเนียมในสูญญากาศ ทำการกัดลวดลายอลูมิเนียมด้วยสารละลายที่มีส่วนผสมของกรดฟอสฟอริค เป็นหลัก ที่อุณหภูมิประมาณ 50 องศาเซลเซียส เป็นเวลา 1-2 นาที แล้วทำการอบ (sintering) เพื่อให้ ส่วนโลหะกับเนื้อซิลิกอน ในส่วนของขั้วสัมผัสเป็นรอยสัมผัสแบบโอห์มมิค จะได้แผ่นผลึกดังรูปที่ 9



รูปที่ 9 ภาพตัดขวางของผลึกเมื่อผ่านการกัดลวดลายอลูมิเนียม

และในกระบวนการสร้างอุปกรณ์ทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดเอ็น ก็ทำตาม ลักษณะเช่นเดิมแต่ทำการเปลี่ยนสารเจือที่ทำการแพร่จากโบรอนเป็นฟอสฟอรัส และจะได้ตัวอย่าง ภาพถ่ายของอุปกรณ์ที่สร้างเสร็จแล้วดังรูปที่ 10



รูปที่ 10 ภาพตัวอย่างของอุปกรณ์ที่สร้างเสร็จแล้ว

การทดลองและผลการทดลอง

ในการทดลองได้ทำการทดสอบคุณสมบัติทางไฟฟ้าของทรานซิสเตอร์โครงสร้างแบบ CMOIS เพื่อใช้พิจารณาออกแบบในการสร้างวงจรรวม ซึ่งคุณสมบัติทางไฟฟ้าที่ทำการทดสอบคือ ค่าแรงดัน ขีดเริ่ม (threshold voltage) คุณสมบัติความสัมพันธ์ระหว่างกระแสและแรงดัน และค่าทรานส์คอน-ดัคแตนซ์ ซึ่งมีวิธีการทดลองดังต่อไปนี้

แรงดันขีดเริ่ม

ส่วนประกอบของเครื่องในการหาค่าแรงดันขีดเริ่มจะประกอบด้วยแหล่งจ่ายไฟเลี้ยงสองค่า (V_A และ V_B) และเครื่องวัดกระแสโดยการต่อวงจรดังรูปที่ 11 ในการทดสอบจะจ่ายแรงดันไฟเลี้ยง เดรนซอสคงที่ที่ 10 โวลต์ เปลี่ยนแรงดันที่ขั้วเกทจาก 0 โวลต์ ถึง -10 โวลต์ สำหรับทรานซิสเตอร์ โครงสร้างแบบ CMOIS ชนิดพี และจาก 0 โวลต์ ถึง 10 โวลต์ สำหรับทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดเอ็น และทำการบันทึกค่ากระแสที่ไหลผ่านทรานซิสเตอร์โครงสร้างแบบ CMOIS ซึ่งผลการ ทดสอบจะได้ดังรูปที่ 12







มท 12 ผสการทดสอบคาแรงดนขดเรมของทรานชสเตอรเครงสรางแบบ CM (ก) ชนิดพี (ข) ชนิดเอ็น

ความสัมพันธ์ระหว่างกระแสและแรงดัน

ในการวัดคุณสมบัติกระแสและแรงดันจะทำการต่อวงจรดังรูปที่ 13 การทดสอบจะแปรค่า V_B จาก 0 โวลต์ ถึง -10 โวลต์สำหรับทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดพี และจาก 0 โวลต์ ถึง 10 โวลต์ สำหรับทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดเอ็น และทำการเปลี่ยนแปลงค่าแรงดัน V_A ที่จ่ายให้กับขั้วเดรนและซอส และทำการบันทึกค่ากระแสที่ไหลผ่านทรานซิสเตอร์โครงสร้างแบบ CMOIS ซึ่งผลการทดสอบจะได้ ดังรูปที่ 14







รูปที่ 14 ผลการทดสอบค่ากระแสและแรงดันของทรานซิสเตอร์โครงสร้าง แบบ CMOIS (ก) ชนิดพี (ข) ชนิดเอ็น

ค่าทรานส์คอนดักแตนซ์ (k')

การคำนวณค่าทรานส์คอนดัคแตนซ์สามารถคำนวณได้โดยการนำค่ากระแสและแรงดันที่ได้ จากกราฟคุณสมบัติทางกระแสและแรงดัน แทนค่าลงในสมการกระแสและแรงดันของทรานซิสเตอร์ สมการที่ 2 ในกรณีที่ทรานซิสเตอร์ทำงานในช่วงไม่อิ่มตัว และสมการที่ 3 ในกรณีที่ทรานซิสเตอร์ทำงาน ในช่วงอิ่มตัว

$$I_{DS} = \frac{\beta}{2} \Big[2(V_{GS} - V_T) V_{DS} - V_{DS}^2 \Big] \quad ; \quad V_{DS} < V_{GS} - V_T$$
(2)

$$I_{DS} = \frac{\beta}{2} \left[V_{GS} - V_T \right]^2 \quad ; \quad V_{DS} \ge V_{GS} - V_T$$
(3)

เมื่อแทนค่า $\beta = k' \left(\frac{W}{L} \right)$ ลงไปจะสามารถหาค่า k' ได้ดังสมการที่ 4 และสมการที่ 5

41

สำหรับกรณีที่ทรานซิสเตอร์ทำงานในช่วงไม่อิ่มตัว

$$k' = \frac{2 I_D L}{W [2 (V_G - V_T) V_{DS} - V_{DS}^2]}$$
(4)

สำหรับกรณีที่ทรานซิสเตอร์ทำงานในช่วงอิ่มตัว

$$k' = \frac{2 I_D \mathbf{L}}{W (V_G - V_T)^2}$$
(5)

โดยที่ I_{กร} คือ ค่ากระแสที่ไหลผ่านช่องทางเดินกระแส

- eta คือ ค่า devices transconductance parameter
- k' คือ ค่า process transconductance parameter
- *W* คือ ค่าความกว้างของช่องทางเดินกระแส

และในการหาค่าทรานส์คอนดัคแตนซ์อีกวิธีหนึ่งสามารถวิเคราะห์ได้จากสมการของกระแสและ แรงดันของทรานซิสเตอร์ที่ทำงานในช่วงอิ่มตัวสมการที่ 3 ซึ่งสามารถแปลงได้เป็นสมการที่ 6

$$I_{DS}^{1/2} = \left[\frac{k'W}{2L}\right]^{1/2} V_{GS} - \left[\frac{k'W}{2L}\right]^{1/2} V_{T}$$
(6)

ซึ่งอยู่ในรูปแบบของสมการ Y = mX + b

โดย

$$Y = I \frac{V^2}{DS}$$

$$X = V_{GS}$$

$$m = \left(\frac{k'W}{2L}\right)^{1/2}$$

$$b = -\left(\frac{k'W}{2L}\right)^{1/2} V_T$$
(7)

จากสมการที่ 7 จะสามารถหาค่าทรานสคอนดัคแตนซ์ได้จากกราฟของแรงดันขีดเริ่ม ดังสมการที่ 8 และรูปที่ 15



รูปที่ 15 การหาค่าทรานสคอนดัดแตนซ์

$$k' = \left(\frac{2Lm}{W}\right) \tag{8}$$

เมื่อ m คือ ความชันของเส้นตรงที่สัมผัสเส้นโค้งของกราฟแรงดันขีดเริ่ม

ผลการทดลอง

จากวิธีการทดลองต่างๆ ที่ผ่านมาทำให้สามารถสรุปผลการทดลองของการเปลี่ยนแปลง ค่าทรานส์คอนดัดแตนซ์ เนื่องจากการเปลี่ยนแปลงของค่าความกว้างของช่องทางเดินกระแสของ ทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดพีและชนิดเอ็นได้ดังรูปที่ 16 และรูปที่ 17 ตามลำดับ และการ เปลี่ยนแปลงค่าทรานส์คอนดัคแตนซ์ เนื่องจากการเปลี่ยนแปลงของค่าความยาวของช่องทางเดินกระแส ของทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดพีและชนิดเอ็นได้ดังรูปที่ 18 และรูปที่ 19 ตามลำดับ



รูปที่ 16 กราฟความสัมพันธ์ของค่าทรานส์คอนดัคแตนซ์และค่าความกว้างของซ่องทางเดินกระแส ของทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดพื

43



รูปที่ 17 กราฟความสัมพันธ์ของค่าทรานส์คอนดัดแตนซ์และค่าความกว้างของช่องทางเดินกระแส ของทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดเอ็น



รูปที่ 18 กราฟความสัมพันธ์ของค่าทรานส์คอนดักแตนซ์และค่าความยาวของช่องทางเดินกระแส ของทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดพี



รูปที่ 19 กราฟความสัมพันธ์ของค่าทรานส์คอนดัดแตนซ์และค่าความยาวของช่องทางเดินกระแส ของทรานซิสเตอร์โครงสร้างแบบ CMOIS ชนิดเอ็น

where the

สรุปผลการทดลอง

จากผลการทดลองพบว่าค่าทรานส์คอนดัคแตนซ์จะมีการเปลี่ยนแปลงขึ้นอยู่กับค่าความกว้าง ของช่องทางเดินกระแสและค่าความยาวของช่องทางเดินกระแส นั่นคือถ้าเพิ่มความกว้างของ ช่องทางเดินกระแสจะทำให้ค่าทรานส์คอนดัคแตนซ์ลดลง และถ้าเพิ่มความยาวของช่องทางเดิน กระแสจะทำให้ค่าทรานส์คอนดัคแตนซ์เพิ่มขึ้น ซึ่งค่าที่ได้ควรจะมีค่าคงที่ไม่ขึ้นกับค่าความกว้างของ ช่องทางเดินกระแสและค่าความยาวของช่องทางเดินกระแส ซึ่งผลการทดลองที่เป็นเช่นนี้ สามารถอธิบายได้ว่า การที่ค่าทรานส์คอนดัคแตนซ์เปลี่ยนแปลงกับค่าความกว้างของช่องทางเดิน กระแส เนื่องจากว่าในกระบวนการสร้างขณะทำลวดลายอลูมิเนียมและชั้นฉนวนออกไซค์ได้ทำการ ซ้อนทับ (overlap) ออกไปจากบริเวณเกท 10 ไมโครเมตร ซึ่งจะมีผลต่อค่าทรานส์คอนดัคแตนซ์ แต่ใน กรณีที่ค่าความกว้างของช่องทางเดินกระแสมีค่าเพิ่มขึ้นจะสามารถทำให้ค่านัยสำคัญของผลดังกล่าว ลดลง แสดงดังรูปที่ 20



รูปที่ 20 ลวดลายอลูมิเนียมที่มีการเหลื่อมออกไปจากบริเวณเกต

โดยจะพบว่าค่าความกว้างของช่องทางเดินกระแสสูงขึ้นมากกว่าระยะซ้อนทับมากๆ จะทำให้ ค่าทรานส์คอนดัดแตนซ์เริ่มเข้าใกล้ค่าคงที่ค่าหนึ่ง ซึ่งเป็นค่าที่มีความถูกต้อง สำหรับค่าทรานส์-คอนดัคแตนซ์เปลี่ยนแปลงกับค่าความยาวของช่องทางเดินกระแสนั้น สามารถอธิบายได้ว่าในการวัด ค่าทรานส์คอนดัคแตนซ์ได้ทำการวัดในช่วงอิ่มตัว ซึ่งช่องทางเดินกระแสจะถูกสนามไฟฟ้าของช่วง ปลอดพาหะผลักดันออกทำให้แคบลงและหดสั้นกว่าปกติมากดังรูปที่ 21 ทำให้ค่าทรานส์คอนดัคแตนซ์ มีค่าลดลงที่ค่าความยาวของช่องทางเดินกระแสลดลง แต่ที่ค่าความยาวของช่องทางเดินกระแสเพิ่มขึ้น สามารถลดผลจากการขยายตัวของช่วงปลอดประจุได้ ซึ่งค่าทรานส์คอนดัคแตนซ์ที่ได้จะมีค่าเข้าใกล้ ค่าคงที่ค่าหนึ่ง ซึ่งเป็นค่าคงที่ที่มีความถูกต้อง



รูปที่ 21 การลดลงของความยาวของช่องทางเดินกระแส

จากการทดลองพบว่าค่าทรานส์คอนดัคแตนซ์ของทรานซิสเตอร์ช่องทางเดินกระแสรูปตัววี ชนิดพีและเอ็น มีค่าสูงกว่าทรานซิสเตอร์ชนิดพีและเอ็น ที่ช่องทางเดินกระแสในแนวผิวของผลึกร้อยละ 71.23 และร้อยละ 73.98 ตามลำดับ

เอกสารอ้างอิง

- Jirawat Parnklang, Wisut Titiroongruang, Somkiat Supadech, Masamori Iida and Tateki Kurosu, 1995, "Electrical Characteristics of Au Doped Di CMOS FET's without Isolation Layer," *Proceedings of the School of Engineering*, Tokai University, Vol. XX, pp. 37-43
- จิรวัฒน์ ปานกลาง, มนชนก ศรีเสือขาม, ผศ. วิสุทธิ์ ฐิติรุ่งเรือง และ รศ.ดร. สมเกียรติ ศุภเดช, 2536, "การออกแบบและการสร้างวงจรรวมชมิตต์ทริกเกอร์," วารสารพระจอมเกล้า ลาดกระบัง, ปีที่ 1, ฉบับที่ 1, หน้า 27-31
- 3. อนุชา เรื่องพานิช, จิรวัฒน์ ปานกลาง, ผศ. วิสุทธิ์ ฐิติรุ่งเรื่อง และ รศ.ดร. สมเกียรติ ศุภเดช, 2535, "ริงออกซิลเลเตอร์แบบซีมอยซ์," การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 15, สถาบันเทคโนโลยีพระจอมเกล้าธนบุรี, หน้า 3-21 ถึง 3-25
- อัมพร โพธิ์ไย, จิรวัฒน์ ปานกลาง, ผศ. วิสุทธิ์ ฐิติรุ่งเรือง, รศ.ดร. สมเกียรติ ศุภเดช และ Prof. Dr. Masamori Iida, 2537, "การเปลี่ยนแปลงคุณสมบัติทางไฟฟ้าของทราน-ซิสเตอร์โครงสร้างแบบ MOIS เนื่องจากความดัน," การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 17, สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ, หน้า 492-497