

วงจรส่งผ่านข้อมูลโดยใช้ทรานซิสเตอร์ โครงสร้างแบบ VCMOIS

จิรวัดน์ ปานกลาง¹ วิสุทธิ ฐิติรุ่งเรือง¹ ธรรมศักดิ์ วิมลเกียรติคุณ²
และ อำนาจ เจริญโรจน์พัฒนา³

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ลาดกระบัง กรุงเทพฯ 10520

บทคัดย่อ

ทรานซิสเตอร์โครงสร้างแบบ CMOIS ที่มีช่องทางเดินกระแสที่ผิวแบบธรรมดา และชนิดที่มีช่องทางเดินกระแสรูปวี ได้รับการพัฒนาสร้างเป็นวงจรส่งผ่านข้อมูลแบบสองทาง เพื่อทำการเปรียบเทียบคุณสมบัติทางไฟฟ้าในด้านต่างๆ ของวงจร อาทิเช่น ความเร็วในการส่งสัญญาณ ค่าแรงดันตกคร่อมวงจร ค่าความต้านทานภายในวงจร ค่าความจุไฟฟ้าแฝงในวงจร เป็นต้น จากผลการทดลองที่ได้สามารถสรุปได้ว่า วงจรส่งผ่านข้อมูลทางตรงแบบสองทางที่สร้างด้วยโครงสร้างทรานซิสเตอร์แบบ CMOIS และโครงสร้างช่องทางเดินกระแสรูปวี มีคุณสมบัติทางไฟฟ้าดีกว่าวงจรที่สร้างโดยใช้โครงสร้างทรานซิสเตอร์แบบเดียวกับที่มีช่องทางเดินกระแสที่ผิวแบบธรรมดา เมื่อกำหนดให้พื้นที่บนแผ่นผลึกซิลิกอนที่ใช้ในการออกแบบรูปทรงทางเรขาคณิตด้านบนเท่ากัน

¹ ผู้ช่วยศาสตราจารย์ ภาควิชาวิศวกรรมอิเล็กทรอนิกส์

² นักศึกษาระดับบัณฑิตศึกษา ภาควิชาวิศวกรรมไฟฟ้า

³ นักศึกษาทดลองวิจัยระดับบัณฑิตศึกษา ภาควิชาวิศวกรรมไฟฟ้า

VCMOIS UDQLWRL6 WKFWUH' DM7UDQVP LVLRQ* DM

- IUDZDK3 DUQNDQJ ¹ : IXXVWRRRQJ UXDQJ ¹

7 KIP P DWDN9 IP XQNDWXXQ ² DQ\$ P QDUG- HQMIRCSISDW ³

. LQI 0 RQINXWV QMXXWRI 7 HKQRQJ\ / DGNUEEQJ / DGNUEEQJ ' IWMFWDQJNRN


\$ EWMDFW

7 KHWXFWUHRI &RP SOP HQMU 0 HMD[IGH QMOME 6HP IERQGXFWL&0 2,6 7 UDQVYRU
 Z HLGHI QHGDQGI DEUE DMGAREHMHGDMMDQMP IVMRQJ DMFILFXIW/ KHDFWMEDEKUDFWMUVWFV
 RI WKFILFXIXFKDVGDMCHD) VP HYRQJ HGURS R RI WHERKWDQMVYRUDQGKHMWWE
 HSDHMQHHWRI WHERKWXFWUHRI WQDVARIZ HIFRP SDUG7 KHJ SHUP HQMOMXOMHYHDIG
 WDMFQ VKDSHKDQQHMDQMVYRUWVFWLHKDMEHWWHDFWMEDEKUDFWMUVWF VKDQWHSQDDU
 HKDQQHMDQMVYRUWVFWLHZ IWKHMLP HARS YIEZ RQWFMQERQZ DIHU

¹ WSWDQV 2 TGHUQJ&GRCTVOQVQHNEVQPE PIPGIRI
² TQWVGS WFQPV&GRCTVOQVQHNEVQPE PIPGIRI
³ HMDUK6VXGHQWHS DUV HQN (QFWIEDO ' PIRGGIRI

บทนำ

ทรานซิสเตอร์โครงสร้างแบบ CMOIS (Complementary Metal Oxide Intrinsic Semiconductor) ที่มีโครงสร้างช่องทางเดินกระแสที่ผิวแบบธรรมดาได้รับการพัฒนากระบวนการสร้างเป็นวงจรรวมขนาดเล็กได้เป็นผลสำเร็จแล้ว แต่จากการดำเนินการสร้างวงจรรวมขนาดเล็กดังกล่าว กลุ่มผู้วิจัย พบปัญหาของทรานซิสเตอร์ที่เกิดขึ้น ซึ่งส่งผลให้คุณสมบัติทางไฟฟ้าในด้านต่างๆ ของทรานซิสเตอร์ไม่เหมาะสมที่จะพัฒนาเป็นวงจรรวมสำหรับสัญญาณเชิงอุปมานมากนัก เนื่องจากค่าความต้านทานในช่องทางเดินกระแส (R_{on}) ที่มีค่าสูงกว่าทรานซิสเตอร์โครงสร้างแบบ CMOS ที่ใช้งานอยู่ทั่วไปในปัจจุบันนี้ทำให้กลุ่มผู้วิจัยพยายามดำเนินการแก้ปัญหาดังกล่าว เพื่อพัฒนาทรานซิสเตอร์โครงสร้างแบบนี้เป็นวงจรรวมสำหรับสัญญาณเชิงอุปมานที่มีคุณสมบัติทางไฟฟ้าที่ดีขึ้น การพัฒนาดังกล่าวกลุ่มผู้วิจัยได้ดำเนินการออกแบบและสร้างทรานซิสเตอร์โครงสร้างแบบ CMOIS นี้ให้มีช่องทางเดินกระแสรูปวี (VCMOIS) ซึ่งจากผลการทดลองเบื้องต้นพบว่า ตัวแปรที่เคยเป็นปัญหาซึ่งได้แก่ ค่าความต้านทานในช่องทางเดินกระแสมีค่าลดลง ดังนั้นทรานซิสเตอร์โครงสร้างแบบ VCMOIS จึงเหมาะสมกว่าที่จะพัฒนาเป็นวงจรรวมเชิงอุปมาน



รูปที่ 1 โครงสร้างภาพตัดขวางของทรานซิสเตอร์โครงสร้างแบบ CMOIS ที่มีช่องทางเดินกระแสที่ผิวแบบธรรมดาและแบบวี

โดยวิธีการทางคณิตศาสตร์ C.T. Sah. [4] ได้สร้างสมการกระแสของทรานซิสเตอร์โครงสร้างแบบ MOS ซึ่งสามารถใช้ได้กับทรานซิสเตอร์โครงสร้างแบบ CMOIS และ VCMOIS ได้เช่นเดียวกันในแต่ละช่วงของการทำงานของทรานซิสเตอร์ คือ

ช่วงที่ 1 ช่วงหยุดนำกระแส (cut off region) มีเงื่อนไขของแรงดัน คือ $v_{gs} - v_t < 0$ และมีกระแสไหลผ่านทรานซิสเตอร์ คือ

$$I_{ds} = 0 \quad (1)$$

ช่วงที่ 2 ช่วงการทำงานเชิงเส้น (linear region) มีเงื่อนไขของแรงดัน คือ $v_{gs} - v_t > v_{ds} > 0$ และมีกระแสไหลผ่านทรานซิสเตอร์ คือ

$$I_{ds} = \beta [(v_{gs} - v_t) v_{ds} - v_{ds}^2 / 2] \quad (2)$$

โดยมีค่าความต้านทานในช่องทางเดินกระแส คือ

$$\left[\frac{\partial I_{ds}}{\partial V_{ds}} \right]^{-1} = \left[\beta (V_{gs} - V_t) - V_{ds} \right]^{-1} \quad (3)$$

ช่วงที่ 3 ช่วงการทำงานอิ่มตัว (saturate region) มีเงื่อนไขของแรงดัน คือ $V_{ds} > V_{gs} - V_t > 0$ และมีกระแสที่ไหลผ่านทรานซิสเตอร์ คือ

$$I_{ds} = \beta/2 (V_{gs} - V_t) + V_{ds} \lambda \quad (4)$$

โดยมีค่าความต้านทานในช่องทางเดินกระแส คือ

$$\left[\frac{\partial I_{ds}}{\partial V_{ds}} \right]^{-1} = \left[\frac{\beta}{2} (V_{gs} - V_t) + \lambda \right]^{-1} \quad (5)$$


เมื่อ $\beta = \frac{\mu \epsilon}{T_{ox}} \left[\frac{W}{L} \right]$

โดยที่ μ	&DUIH0 REI0W
ϵ	' LH0FMI F&RQMDQM สำหรับ * DM2 [LGH
T_{ox}	* DM2 [LGH7 KIENQHV
.	&KDQQHO HQJWK
V_t	7KUHVKRC09 R0WJH
Z	&KDQQHO LGM


จากสมการที่ (3) และสมการที่ (5) พบว่า ค่าความต้านทานในช่องทางเดินกระแสของทรานซิสเตอร์ในช่วงต่างๆ สามารถควบคุมได้จากตัวแปรหลายตัวแปร คือ W, L, และ T_{ox} เป็นต้น เพื่อให้ได้ค่า R_{on} ตามที่ผู้ออกแบบต้องการ

แนวความคิดในการพัฒนา

จากคุณสมบัติทางไฟฟ้าของทรานซิสเตอร์โครงสร้างแบบ MOIS ที่สามารถใช้ค่าของแรงดันที่ขั้วเกตควบคุมกระแสที่ไหลผ่านระหว่างขั้วเดรนและซอสได้นั้น ทำให้ทรานซิสเตอร์ชนิดนี้เหมาะสมที่จะพัฒนาเป็นสวิตช์อิเล็กทรอนิกส์ควบคุมด้วยแรงดัน โดยใช้ศักดาที่ขั้วเกตควบคุมกระแสระหว่างเดรนกับซอส ซึ่งจะใช้เป็นเส้นทางเดินของสัญญาณที่ต้องการ โดยวงจรที่ออกแบบในผลงานฉบับนี้เป็นไปดังรูปที่ 2



(ก) วงจรขับสัญญาณควมคุม



(ข) วงจรส่งผ่านสัญญาณ

รูปที่ 2 วงจร Transmission Gate ที่ออกแบบและสร้างขึ้น

จากวงจรส่งผ่านสัญญาณ รูปที่ 2 (ข) สามารถหาแรงดันตกคร่อม ทรานซิสเตอร์ทั้ง 2 คือ

$$V_{DSN} = V_{SDP} = (V_{DD} - V_{out}) \quad (6)$$

โดยมีค่าความต้านทาน คือ

$$R_{eq} = \frac{(V_{DD} - V_{out})}{I_{DN}} \quad (7)$$

โดยในแต่ละทรานซิสเตอร์ มีค่าความต้านทาน คือ

$$R_n = \frac{(V_{DD} - V_{out})}{I_D}$$

$$R_p = \frac{(V_{DD} - V_{out})}{I_S} \quad (8)$$

ดังนั้นสามารถหาความต้านทานตกคร่อมวงจร คือ

$$R_{eq} = \frac{R_n R_p}{R_n + R_p} \quad (9)$$

เมื่อทรานซิสเตอร์ชนิดพี มีเงื่อนไขของแรงดันอยู่ในช่วงการทำงานไม่อิ่มตัว คือ


$$R_p = \frac{2}{\beta_p [2(V_{DD} - V_T) - (V_{DD} - V_{out})]} \quad (10)$$

เมื่อทรานซิสเตอร์ชนิดเอ็น อยู่ในช่วงการทำงานอิ่มตัว คือ

$$R_n = \frac{2(V_{DD} - V_{out})}{\beta_p (V_{DD} - V_T)^2} \quad (11)$$

สมการที่ (10) และ (11) จะทำให้วงจรส่งผ่านสัญญาณ สามารถทำให้เกิดสัญญาณ ดังรูปที่ 5 จากวงจรดังกล่าวสามารถสร้างวงจรส่งผ่านข้อมูล โดยใช้ทรานซิสเตอร์แบบมอยซ์ชนิดเอ็น และชนิดพีที่มาต่อขนานกัน และต่อสัญญาณควบคุม ϕ และ $\bar{\phi}$ เข้าที่สวิทช์แบบเอ็นและสวิทช์แบบพี ตามลำดับ ซึ่งการทำงานของวงจรสามารถพิจารณาได้ดังต่อไปนี้คือ

กรณีสวิทช์ชนิดเอ็น (NMOIS Switch)



รูปที่ 3 การใช้ทรานซิสเตอร์ชนิดเอ็นเป็นสวิทช์


เมื่อสัญญาณควบคุม ϕ มีค่าเป็น 0 หรือ V_{ss} หรือมีค่าเป็น 1 หรือ V_{dd} ปลายด้านหนึ่งต่อสัญญาณ V_{in} และอีกด้านหนึ่งต่อกับตัวเก็บประจุของโหลดภาระ (C_{load}) เข้ากับ V_{ss} (โปรดสังเกตว่าขาต่างๆ ของทรานซิสเตอร์จะไม่ถูกระบุเนื่องจากการสวิตช์ทรานซิสเตอร์โครงสร้างแบบ CMOIS ซึ่งทำการสร้างทรานซิสเตอร์ชนิดเอ็น (NMOIS) และชนิดพี (PMOIS) ร่วมกันบนแผ่นผลึกเดียวกัน ทำให้ไม่สามารถเชื่อมต่อขาของทรานซิสเตอร์ชนิดใดกับฐานรองได้) ดังแสดงในรูปที่ 1 ทำให้การพิจารณาตำแหน่งของขาทรานซิสเตอร์จะขึ้นกับสมการการกระจายแรงดันเท่านั้น และหากพิจารณาให้ทรานซิสเตอร์ที่ออกแบบมีความสมมาตรกันของขั้วทั้งสองของทรานซิสเตอร์ ทำให้ขั้วเดรนและซอสสามารถสลับกันได้

พิจารณาช่วงแรกกำหนดให้ C_{load} ไม่มีประจุใดๆ อยู่ ดังนั้นค่าแรงดันขาออกจะมีค่า $V_{out} = 0V$ และเมื่อให้ค่าแรงดัน $\phi = 0$ ไม่ว่า V_{in} จะมีค่าเป็น 0 หรือ 1 แรงดันดังกล่าวจะไม่สามารถทำให้ทรานซิสเตอร์ชนิดเอ็นสามารถนำกระแสได้ในสภาวะเช่นนี้ แสดงความหมายว่าสวิทช์จะปิดวงจร และเมื่อให้ค่าแรงดันแก่ ϕ มีค่าเป็น 1 (หรือ V_{dd}) และค่า $V_{in} = 1$ (หรือ V_{dd}) ศักดาที่ขั้วเกตจะมีค่าสูงกว่าศักดาที่ V_{out} ตอนนี้อัน V_{out} จะเสมือนเป็นขาซอสของทรานซิสเตอร์เกิดเงื่อนไขแรงดัน $V_{gs} - V_t > 0$ ทรานซิสเตอร์ชนิดเอ็นดังกล่าวจะเกิดการนำกระแส หมายความว่าสวิทช์จะเปิดวงจร กระแสจะไหลจาก V_{in} ไปสู่ V_{out} เพื่อประจุ C_{load} จนกระทั่งแรงดัน $V_{out} = V_{dd} - V_{in}$ สวิทช์จะเปิดวงจรอีกครั้ง ช่วงเวลาในการประจุ C_{load} จะมีค่าเร็วหรือช้าจะขึ้นอยู่กับความต้านทานในช่องทางเดินกระแสของทรานซิสเตอร์ ถ้าความต้านทานมีค่าน้อยช่วงเวลาดังกล่าวจะมีค่าน้อยด้วยส่งผลให้การส่งผ่านข้อมูลเป็นไปอย่างรวดเร็ว และเมื่อศักดา $\phi = 1$ และ $V_{in} = 0V$ ศักดาที่ขั้วเกตจะสูงกว่า V_{in} ดังนั้นศักดาดังกล่าวจะส่งผลให้ V_{in} เหมือนเป็นขาซอสเกิดเงื่อนไขแรงดัน $V_{gs} - V_t > 0$ ทรานซิสเตอร์ชนิดเอ็นจะเปิดวงจรทำให้ตัวเก็บประจุ C_{load} คายประจุกระแสไหลจาก V_{out} ไปยัง V_{in} จนกระทั่ง $V_{out} = 0V$ หรือกล่าวโดยสรุป คือ สวิทช์ทรานซิสเตอร์ชนิดเอ็นจะทำงานเมื่อ $\phi \neq 1$ ถ้า

$V_{in} = 1$ ค่าแรงดันขาออก $V_{out} = V_{dd}$ หรือ V_{out} เกิดการเปลี่ยนแปลง
 $V_{in} = 0$ ค่าแรงดันขาออก = 0 หรือ V_{out} คงเดิม

สามารถกล่าวได้ว่า สวิตช์ชนิดเอ็นเป็นสวิตช์ที่เหมาะสมสำหรับการผ่านสัญญาณ 0 เพราะมีความเร็วในการส่งสัญญาณดีกว่าในกรณีที่ C_{load} ไม่มีประจุอยู่เลย และค่าแรงดันขาออกเป็น 0 อย่างแท้จริง

กรณีสวิตช์ชนิดพี (PMOIS Switch)



รูปที่ 4 การใช้ทรานซิสเตอร์ชนิดพีเป็นสวิตช์

พิจารณาช่วงแรกให้ C_{load} ไม่มีประจุใดๆ ดังนั้น $V_{out} = 0V$ และเมื่อให้ $\phi = 1$ ไม่ว่า $V_{in} = 1$ หรือ 0 สวิตช์ชนิดพีจะยังคงเปิดวงจรอยู่ และเมื่อให้ $\phi = 0$ ในกรณีที่ $V_{in} = 1$ ขาทางด้าน V_{in} จะเสมือนเป็นขาซอสทำให้เกิดเงื่อนไขแรงดัน $V_{gs} - V_{tp} > 0$ ทำให้สวิตช์ชนิดพีเกิดปิดวงจรกระแสจะไหลจาก V_{in} ไปประจุ C_{load} โดยผ่านความต้านทานในช่องทางเดินกระแสเข้าประจุจนกระทั่ง $V_{out} = V_{dd}$ และเมื่อ $\phi = 0$ และมีประจุอยู่ใน C_{load} เต็มแต่ V_{in} เป็น 0V ตอนนั้นขาทางด้าน V_{out} จะเหมือนเป็นขาซอส ดังนั้นเกิดเงื่อนไขแรงดัน สวิตช์ชนิดพีจะปิดวงจรเช่นเดียวกันกระแสจะไหลจาก V_{out} ไปยัง V_{in} จนกระทั่งแรงดัน $V_{out} = 0V$ สวิตช์ชนิดพีนี้จะเปิดวงจรหรือกล่าวโดยสรุปคือ สวิตช์ทรานซิสเตอร์ชนิดพีจะทำงานเมื่อ $\phi = 0$ ถ้า

$V_{in} = 1$ ค่าแรงดันขาออก $V_{out} = V_{dd}$ หรือ V_{out} คงเดิม
 $V_{in} = 0$ ค่าแรงดันขาออก $V_{out} = |V_{tp}|$ หรือ V_{out} เกิดการเปลี่ยนแปลง

สามารถกล่าวได้ว่า สวิตช์ชนิดพีเหมาะสมสำหรับผ่านสัญญาณ 1 เนื่องจากค่าแรงดันขาออกที่ได้จะมีค่าเต็ม V_{dd} อย่างแท้จริง

ดังนั้นในการนำสวิตช์ชนิด PMOIS มาต่อขนานกับสวิตช์ชนิด NMOIS จึงเป็นการนำข้อดีของสวิตช์ทั้งสองมาใช้งานร่วมกัน กล่าวคือ ให้สวิตช์ NMOIS ผ่านสัญญาณ 0 และให้สวิตช์ PMOIS ผ่านสัญญาณ 1 โดยมีคุณสมบัติรวม ดังนี้

เมื่อสัญญาณควบคุม $\emptyset = 0$

102 2))

302 2))

- V_{in} ;KJK IP SHGDQFH
- $V_{in} =$;KJK IP SHGDQFH

เมื่อสัญญาณควบคุม $\emptyset = 1$

102 21

302 21

$V_{in} = 0$; $V_{out} = 0$

- $V_{in} = \square = V_{out} = \square$

การออกแบบและการสร้าง

การออกแบบวงจรส่งผ่านสัญญาณที่กล่าวมาทั้งหมดจะทำการแยกส่วนของวงจรถูกออกเป็น 2 ส่วน คือส่วนวงจรสวิตช์ชนิดเอ็นและพี กับส่วนวงจรขับสัญญาณเปิดขั้วเกทของสวิตช์เอ็นและสวิตช์พี ดังรูปที่ 2

พิจารณาส่วนวงจรส่งผ่านสัญญาณจะพบว่า ทรานซิสเตอร์ที่ทำหน้าที่สวิตช์ชนิดเอ็นและสวิตช์พีเมื่อทำการส่งผ่านสัญญาณ 0 หรือ สัญญาณ 1 จะทำงานในช่วงเชิงเส้น และค่าความเร็วในการประจุตัวเก็บประจุที่แฝงอยู่ที่จุดแรงดันขาออกของวงจรถูก จะขึ้นอยู่กับปริมาณของกระแสที่ไหลผ่านทรานซิสเตอร์ที่ทำหน้าที่เป็นสวิตช์ ดังนั้นหากต้องการให้ค่าเวลาดังกล่าวมีค่าน้อย จำเป็นต้องออกแบบทรานซิสเตอร์ให้สามารถจ่ายกระแสได้มาก และเมื่อพิจารณาสมการกระแสที่ไหลผ่านทรานซิสเตอร์ดังสมการที่ (2) แล้วพบว่าหากต้องการให้กระแสไหลผ่านทรานซิสเตอร์ได้มีค่ามาก จำเป็นต้องทำการออกแบบให้ทรานซิสเตอร์มีค่าอัตราส่วนความกว้างต่อความยาวของช่องทางเดินกระแสมีค่ามากด้วยเช่นกัน ดังนั้นในการออกแบบรูปทรงทางเรขาคณิตของทรานซิสเตอร์ที่ประกอบเป็นสวิตช์ชนิดเอ็นและสวิตช์ชนิดพี ซึ่งมีโครงสร้างช่องทางเดินกระแสรูปวีและช่องทางเดินกระแสที่ผิวแบบธรรมดา นั้น จะทำการออกแบบให้ค่าอัตราส่วนดังกล่าวมีค่า 3, 4, 5 และ 4, 5, 6 ตามลำดับ

พิจารณาส่วนของวงจรถูกขับสัญญาณควบคุมขั้วเกทของสวิตช์ชนิดเอ็นและสวิตช์ชนิดพี ในกรณีของสวิตช์ชนิดเอ็นจะใช้สัญญาณควบคุมจากผู้ใช้งานวงจรถูกเข้ากับขั้วเกทของทรานซิสเตอร์ชนิดเอ็นที่ทำหน้าที่เป็นสวิตช์โดยตรง ส่วนสัญญาณ \emptyset ที่ต่อเข้ากับขั้วเกทของสวิตช์ชนิดพี นั้นจะนำสัญญาณ \emptyset บวกกับเฟสของสัญญาณ ด้วยวงจรถูกอินเวอร์เตอร์ทางตรง 1 วงจร ดังนั้นความเร็วของสัญญาณ \emptyset จะเร็วกว่าสัญญาณ \emptyset เท่ากับค่าเวลาหน่วง (t_{pd}) ของวงจรถูกอินเวอร์เตอร์ที่สร้างขึ้น ซึ่งเวลาหน่วงดังกล่าวมีค่าดังสมการที่ (12)

$$t_{pd} = \frac{t_{phl} + t_{plh}}{2} \quad (12)$$

โดยที่ t_{phl} คือ ค่าเวลาการเปลี่ยนสถานะจากสูงไปสู่อุณหภูมิต่ำของวงจรรีเลย์

t_{plh} คือ ค่าเวลาการเปลี่ยนสถานะจากต่ำไปสู่อุณหภูมิสูงของวงจรรีเลย์

ซึ่งวงจรรีเลย์ที่มีค่าเวลาหน่วงน้อยจำเป็นต้องออกแบบให้ค่าทรานคอนดักแตนซ์ของทรานซิสเตอร์ที่ประกอบเป็นวงจรรีเลย์มีค่ามาก

ดังนั้นในการออกแบบวงจรส่งผ่านสัญญาณทางตรรกในผลงานฉบับนี้จะกำหนดให้ขนาดของทรานซิสเตอร์ชนิดเอ็นและทรานซิสเตอร์ชนิดพี ซึ่งประกอบเป็นวงจรรีเลย์เพื่อขับสัญญาณ \bar{O} มีขนาดเท่ากับทรานซิสเตอร์ชนิดเอ็นและทรานซิสเตอร์ชนิดพี ซึ่งทำหน้าที่เป็นสวิทช์ของวงจรส่งผ่านสัญญาณทางตรรกการสร้างวงจรดังกล่าวโดยใช้ทรานซิสเตอร์โครงสร้างแบบ CMOIS ใช้กระบวนการสร้างที่ทำสำเร็จแล้ว [4]

การทดลองและผลการศึกษา


นำวงจรที่สร้างเสร็จแล้วไปทดสอบคุณสมบัติทางไฟฟ้าในด้านต่างๆ คือ

ก) คุณสมบัติทางไฟตรง (DC Electrical Characteristics)


1. V_H คือ ค่าแรงดันขาเข้าที่สถานะสูงที่สุดที่วงจรรับรู้ได้
2. V_{IL} คือ ค่าแรงดันขาเข้าที่สถานะต่ำที่สุดที่วงจรรับรู้ได้
3. I_{IN} คือ ค่ากระแสขาเข้าที่ขั้วเกต
4. I_{CC} คือ ค่ากระแสเดินเบาของวงจรขณะไม่มีวงจรรับรู้ได้
5. R_{ON} คือ ค่าความต้านทานในภาวการณ์นำกระแสที่สูงที่สุด
6. I_{OFF} คือ ค่ากระแสที่รั่วไหลเข้ามาที่จุดแรงดันขาเข้าที่จุดแรงดันขาเข้าขณะที่สวิทช์อยู่ในภาวเปิดวงจร
7. I_{ON} คือ ค่ากระแสที่รั่วไหลเข้ามาที่จุดแรงดันขาเข้าขณะที่สวิทช์อยู่ในภาวปิดวงจร

ข) คุณสมบัติทางไฟสลับ (AC Electrical Characteristics) จะทำการทดสอบคุณสมบัติทางเวลาของวงจรดังต่อไปนี้ คือ

1. t_{phl} และ t_{plh} ทำการทดสอบค่าเวลาหน่วงของวงจรทดสอบดังรูปที่ 5




(ก) วงจรทดสอบ




(ข) ลักษณะสัญญาณขาออก

รูปที่ 5 วงจรทดสอบและลักษณะสัญญาณขาออกของการทดสอบ t_{plh} และ t_{pll}

2. t_{plz} , t_{phz} , t_{pzl} และ t_{pzh} คือ ค่าการทดสอบเวลาหน่วงโดยทำการควบคุมขาสัญญาณควบคุม \emptyset และ $\bar{\emptyset}$ ตามปกติ และทำการป้อนสัญญาณเข้าเป็นสัญญาณนาฬิกาพร้อมทั้งทำการต่อแรงดันไฟเลี้ยงที่จุดแรงดันขาออก ดังรูปที่ 6




(ก) วงจรทดสอบ



(ข) ลักษณะสัญญาณขาออก

รูปที่ 6 วงจรทดสอบและลักษณะสัญญาณขาออกของการทดสอบ t_{plz} , t_{phz} , t_{pzl} และ t_{pzh}

BW (Band Width) คือ การทดสอบช่วงความถี่ที่สามารถใช้งานได้ของวงจร และการทดสอบแสดงได้ดังรูปที่ 7 ตารางที่ 1 และตารางที่ 2



รูปที่ 7 ลักษณะการส่งสัญญาณของวงจร (ขณะ V_{in} เป็นสัญญาณนาฬิกา)

ตารางที่ 1 คุณสมบัติทางไฟตรงของวงจรส่งผ่านสัญญาณ

ตัวแปร	แรงดันไฟเลี้ยง	ผลการทดสอบ						หน่วย
		V_I	PLA_I	8	PLA_I	8	2.#	
V_{TH}								81.6
V_L								81.6
I_{IN}								μA
I_{CC}								μA
R_{ON}								- 1 * / - 1 * /
I_{OFF}								μA
I_{ON}								μA

ตารางที่ 2 คุณสมบัติทางไฟสลัของวงจรถ่วงผ่านสัญญาณ

ตัวแปร	แรงดันไฟเลี้ยง	ผลการทดสอบ						หน่วย
		วงจรถ่วงที่ 1		วงจรถ่วงที่ 9		วงจรถ่วงที่ 9		
		3/S ₁ Y ₁	1	PLA	9	PLA	9	
W_{ph}								μs μs
W_{ph}								μs μs
t_{plz}								μs μs
t_{phz}								μs μs
7_{pzd}								μs μs
W_{phz}								μs μs
% :								. +] . +]

หมายเหตุ วงจรถ่วงที่ อัตราส่วน : / ของ 102,6 302,6
 วงจรถ่วงที่ อัตราส่วน : / ของ 102,6 302,6
 วงจรถ่วงที่ อัตราส่วน : / ของ 102,6 302,6

สรุปผลการศึกษา

วงจรถ่วงผ่านสัญญาณโดยใช้ทรานซิสเตอร์โครงสร้างแบบ CMOS ที่มีช่องทางเดินกระแสแบบธรรมดาที่ผิวและแบบที่มีช่องทางเดินกระแสรูปตัววี (ซึ่งเป็นโครงสร้างที่ประสบความสำเร็จภายหลัง) เมื่อพิจารณาคูณสมบัติในด้านต่างๆ ของวงจรถ่วงแล้วพบว่า การทำงานในการส่งผ่านสัญญาณทางไฟฟ้าของวงจรถ่วงทั้งสองโครงสร้างสามารถทำงานได้เหมือนกัน โดยมีคุณสมบัติทางไฟฟ้าทางไฟตรงและไฟสลัที่แตกต่างกันในแต่ละด้าน คือ

1. ค่าแรงดันสถานะสูงและแรงดันสถานะต่ำของวงจรถ่วงทั้งสองโครงสร้างเพื่อตอบสนองการใช้งานวงจรถ่วงตรงไม่แตกต่างกันมากนัก โดยภาพรวมแล้วมีสมรรถนะเทียบเท่ากันทุกประการ ซึ่งยังรวมทั้งการใช้กระแสของวงจรถ่วง (I_{CC}) พบว่า มีลักษณะเดียวกันทุกประการ

2. จากข้อมูลเบื้องต้นทางด้านไฟตรงถ้ากระแสขาเข้าวงจร I_{in} ซึ่งเข้ามายังขั้วเกทของส่วนควบคุมวงจร จะพบว่าทรานซิสเตอร์โครงสร้างแบบ CMOIS ที่มีช่องทางเดินกระแสรูปวีมีค่าสูงมากกว่าทรานซิสเตอร์โครงสร้างเดียวกันที่มีช่องทางเดินกระแสที่ผิวแบบธรรมดา ซึ่งเป็นผลเนื่องจากกระบวนการผลิตร่องวีของทรานซิสเตอร์ จำเป็นต้องสกัดด้วยสารละลาย KOH ซึ่งเป็นกระบวนการที่มากกว่าการสร้างทรานซิสเตอร์ที่มีช่องทางเดินกระแสที่ผิว จึงเป็นส่วนประกอบให้เกิดประจุพาหะที่ไม่ต้องการที่ผิวรอยต่อระหว่าง เนื้อสารซิลิกอนและซิลิกอนไดออกไซด์ในปริมาณที่สูงกว่า เป็นสาเหตุของกระแสที่มากกว่าธรรมดา ซึ่งถือว่าเป็นจุดที่ควรได้รับการปรับปรุงแต่อย่างไรก็ตามค่ากระแสรั่วดังกล่าวยังมีค่าเทียบเท่ากับวงจรรวมที่จำหน่ายอยู่ในปัจจุบันซึ่งสามารถปรับปรุงและแก้ไขได้โดยการสกัดผลึกซิลิกอนเพื่อสร้างร่องวีด้วยกระบวนการอื่นๆ ที่คาดว่าควรมีความเหมาะสมกว่า กล่าวคือ ไม่ควรใช้สารที่ก่อให้เกิดประจุที่ผิวรอยต่อซิลิกอนกับซิลิกอนไดออกไซด์มากเกินไป

3. ค่ากระแสรั่วที่เข้ามายังวงจรที่จุดแรงดันขาเข้าของวงจรทั้งสองกรณีคือ กรณีที่สวิทช์ควบคุมการส่งผ่านสัญญาณปิดและเปิดวงจร (I_{OFF} และ I_{ON}) พบว่าค่ากระแสรั่วดังกล่าวมีค่าน้อยกว่าค่ากระแสรั่วที่ไหลเข้ามายังขั้วเกทซึ่งเป็นส่วนควบคุมสวิทช์ของวงจรมาก และทรานซิสเตอร์ที่มีโครงสร้างช่องทางเดินกระแสรูปวี มีแนวโน้มค่าของ I_{OFF} และ I_{ON} สูงกว่าทรานซิสเตอร์ที่มีช่องทางเดินกระแสแบบธรรมดา ซึ่งค่ากระแสรั่วไหลนี้เกิดจากความสมบูรณ์ของรอยต่อสารกึ่งตัวนำชนิดเอ็นหรือชนิดพีกับส่วนฐานรองที่สร้างจากสารกึ่งตัวนำซิลิกอนชนิดเอ็นที่ได้รับการเติมอะตอมทองคำในปริมาณที่เหมาะสม และเนื่องจากค่าแรงดันที่ใช้ในการทดสอบวงจรยังไม่เกิดค่าแรงดันพังทลายไปข้างหน้า (Forward Breakdown) ของทรานซิสเตอร์ที่ประกอบเป็นวงจร ดังนั้นค่ากระแสรั่วไหลที่มากกว่าควรเกิดจากบริเวณขอบของรอยต่อของขั้วเดรนของทรานซิสเตอร์ ณ บริเวณชิดกับช่องทางเดินกระแสมากที่สุด เนื่องจากบริเวณดังกล่าวคาดว่าจะมีประจุที่ผิวฝังตัวอยู่

4. ประสิทธิภาพการตอบสนองต่อสัญญาณไฟสลับของวงจรทุกกรณี (t_{phi} , t_{ph} , t_{pzh} , t_{pzi} , t_{plz} และ t_{phz}) พบว่าในกรณีนี้ทรานซิสเตอร์โครงสร้างช่องทางเดินกระแสรูปวีมีประสิทธิภาพสูงกว่าทรานซิสเตอร์ที่มีช่องทางเดินกระแสที่ผิวแบบธรรมดา ซึ่งเป็นจุดเด่นของทรานซิสเตอร์โครงสร้างนี้และการตอบสนองช่วงความถี่ที่สามารถใช้งานได้จะเห็นว่า โดยเฉลี่ยแล้วทรานซิสเตอร์โครงสร้างแบบร่องวีจะสามารถตอบสนองได้สูงกว่าประมาณร้อยละ 20

ดังนั้นพอกล่าวโดยสรุปได้ว่าทรานซิสเตอร์โครงสร้างแบบ CMOS ที่มีช่องทางเดินกระแสแบบรูปวีมีความเหมาะสมที่จะพัฒนาเป็นวงจรรวมเพื่อการส่งผ่านสัญญาณได้ดีกว่าทรานซิสเตอร์โครงสร้างแบบ CMOS ที่มีช่องทางเดินกระแสแบบที่ผิวธรรมดา เนื่องจากสามารถตอบสนองความถี่ได้สูงกว่า แต่มีข้อด้อยของวงจรคือ วงจรจะใช้กำลังไฟฟ้าสูงกว่าเล็กน้อย

เอกสารอ้างอิง

HAMI DQG VKLD KIDQ - **QKIOERNQI/ 1 5 8. 5+&GHPo** 1st CVRQ
 \$GELVRQ: HMDI
 \$GMD (DQG+RDUJ ' 5 **O% 1 5 #PCNI %HEVA&GHPo** Holt IQKDUW
 DQG IQVRQ

3. Brown A., 1991, "VLSI Circuit and System in Silicon" McGraw Hill
4. ศุภกัลย์ วัฒนการุณ, จิรวัฒน์ ปานกลาง, วิสุทธิ์ จิตรุ่งเรือง และธีรพร มลทวิทรัพย์ไพศาล
 ฉบับที่ 1 ปี 2541 "การออกแบบและการสร้างทรานซิสเตอร์โครงสร้างแบบ CMOIS ที่มี
 ช่องทางเดินกระแสปรวี" วารสารการวิจัยมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี