โครงสร้างและการออกแบบกระจกต้นแบบสำหรับ ดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติ

พีรศักดิ์ จันทร์งาม¹

สถาบันเทคโนโลยีปทุมวัน เขตปทุมวัน กรุงเทพ 10330

รับเมื่อ 28 มกราคม 2551 ตอบรับเมื่อ 21 พฤษภาคม 2551

บทคัดย่อ

โครงสร้างดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติชนิดใหม่ได้ถูกนำเสนอ เพื่อให้สามารถนำไปสร้างเป็นอุปกรณ์ เพื่อประยุกต์ใช้งานจริง ด้วยเงื่อนไขกระบวนการสร้างที่ง่ายขึ้นกว่าเดิม โดยใช้การแยกโดดด้วยรอยต่อ (Junction isolation) แทนการแยกโดดด้วย SOI ซึ่งโครงสร้างรีเซิฟ 3 มิตินี้มีประสิทธิผลในการเพิ่มแรงดันพังทลายให้สูงขึ้นกว่า โครงสร้างรีเซิฟ 2 มิติ ด้วยการเพิ่มโครงสร้างเรียงสลับระหว่าง NMOS กับ PMOS ตามแนวราบ นอกจากนี้ยังได้ ทำการจำลองกระบวนการสร้างและออกแบบกระจกต้นแบบสำหรับการสร้างอุปกรณ์จริงต่อไปในอนาคต ซึ่งการจำลอง กระบวนการสร้างทำให้ได้ทราบถึงเงื่อนไขต่างๆ ในกระบวนการสร้าง เพื่อให้ได้การกระจายตัวของสารเจือที่เหมาะสม ตามเงื่อนไขของโครงสร้างรีเซิฟ รวมทั้งได้ทำการจำลองกระบวนการสร้างสำหรับโครงสร้างเรียงสลับของชั้น p⁺ และชั้น ก⁺ ซึ่งเป็นส่วนประกอบที่สำคัญของโครงสร้างรีเซิฟ 3 มิติ ซึ่งในกรณีที่ใช้กระบวนการฝังไอออนทีโดส (dose) 5x10¹⁵ ชม.⁻² พลังงาน 50 keV แล้วทำการแอลนีล (anneal) ที่อุณหภูมิ 550 °C เป็นเวลา 30 นาทีและความกว้างของแต่ละ ชั้นเท่ากับ 5 ไมครอนนั้น โครงสร้างเรียงสลับของชั้น p⁺ และชั้น n⁺ จะปรากฏอย่างชัดเจน และได้มีการนำเสนอแนว คิดใหม่ๆ ในการออกแบบกระจกต้นแบบ เช่นใช้โครงสร้างแบบลู่วิ่งและฟิลด์เพลต สำหรับป้องกันการพังทลายก่อน เวลาอันสมควร ทั้งนี้เพื่อช่วยให้โครงสร้างบินิกเกิญอลเฟตแบบรีเซิฟ 3 มิติชนิดใหม่นี้ มีแรงดันพังทลายที่สูงขึ้น

คำสำคัญ : รีเซิฟ 3 มิติ / ดับเบิ้ลเกตดีมอสเฟต / การจำลองกระบวนการสร้าง / การออกแบบกระจกต้นแบบ

Structure and Mask Design for 3D RESURF Double-Gate DMOSFET

Peerasak Chantngarm¹

Pathumwan Institute of Technology, Pathumwan, Bangkok 10330

Received 28 January 2008 ; accepted 21 May 2008

Abstract

A new 3D RESURF double-gate DMOSFET structure was proposed for simpler fabrication process optimization by using junction isolation (JI) technique instead of using SOI for isolation. The 3D RESURF structure is known to have higher breakdown voltage than the conventional 2D RESURF structure. This has been done by adding the alternative pattern of NMOS and PMOS in the horizontal direction. In addition, a process simulation has been done and masks have been designed for fabrication of real devices in the future. The simulation results suggest optimized fabrication process conditions in order to obtain appropriate dopant distribution required for the realization of RESURF structure. A process simulation has also been done for a p^+/n^+ alternative pattern which is an important part of 3D RESURF structures. In the case of using 50-keV ion implantation with dose of $5x10^{15}$ cm⁻² followed by annealing at 550 °C for 30 minutes, when the width of p^+ and n^+ layer is 5 microns, the alternative pattern is very clear. Several new ideas have been introduced in the mask design, such as using a racetrack structure and field plate to prevent premature breakdown. The goal of the mask design is to further increase the breakdown voltage of this new 3D RESURF double-gate DMOSFET structure.

Keywords: 3D RESURF / Double-gate DMOSFET / Process Simulation / Mask Design

E-mail: cpeerasak@yahoo.com

¹ Assistant Professor, Department of Electronics and Telecommunication Engineering, Faculty of Engineering.

1. บทนำ

วงจรรวมเป็นแนวโน้มที่สำคัญอย่างหนึ่งทาง อิเล็กทรอนิกส์ และในปัจจุบัน เทคโนโลยีด้านวงจรรวม ประเภทกำลัง (Power integrated circuit) นับเป็น เทคโนโลยีหนึ่ง ที่มีส่วนช่วยในการเพิ่มประสิทธิภาพของ ระบบไฟฟ้าในงานประยุกต์ต่างๆ โดยเฉพาะในงาน ประยุกต์ที่ใช้กำลังช่วง 1 วัตต์ถึง 1 กิโลวัตต์ เช่น ใน แหล่งจ่ายไฟของคอมพิวเตอร์และอุปกรณ์ทางสารสนเทศ ต่างๆ หรือใช้ในหน่วยควบคุมมอเตอร์ของรถยนต์และ เครื่องใช้ไฟฟ้าในบ้านชนิดต่างๆ [1] ซึ่งภายในวงจรรวม ประเภทกำลังนั้น จะรวมเอาทั้งสิ่งประดิษฐ์สารกึ่งตัวนำ ประเภทกำลัง วงจรควบคุม และวงจรอื่นๆ เข้าไว้ด้วยกัน โดยมีสิ่งประดิษฐ์สารกึ่งตัวนำประเภทกำลังเป็นองค์ ประกอบที่สำคัญ

โครงสร้างรีเซิฟ (RESURF) เป็นโครงสร้างที่มีจุดเด่น หลายประการเช่น ความกว้างของเขตปลอดพาหะที่บริเวณ รอยต่อที่จะเกิดการพังทลาย จะเพิ่มขึ้นเร็วกว่าในโครงสร้าง ทั่วไป ทำให้มีแรงดันพังทลายที่สูงกว่า อีกทั้งยังมีความ ด้านทานสถานะออน (on-resistance) ที่ต่ำกว่า และมี ลักษณะโครงสร้างที่เหมาะสมกับการนำมาใช้ในวงจรรวม [1-3] ทำให้เป็นโครงสร้างที่ได้รับความนิยมอย่างมาก ใน การนำมาประยุกต์ใช้เป็นสิ่งประดิษฐ์สารกึ่งตัวนำประเภท กำลังชนิดต่างๆ และถูกนำใช้ในวงจรรวมประเภทกำลัง อย่างแพร่หลาย นับตั้งแต่ถูกคิดคันขึ้นมาในปี 1979 โดย เฉพาะอย่างยิ่งในช่วงระยะประมาณ 10 ปีที่ผ่านมานี้ เช่นใช้กับ LD-MOSFET [4-5] หรือใช้กับสารกึ่งตัวนำ ชนิดอื่นนอกเหนือจากซิลิคอน [6-9]

นอกจากนี้ยังมีแนวโน้มใหม่ที่น่าสนใจอีกประการหนึ่ง ในการพัฒนาทำให้โครงสร้างรีเซิฟมีแรงดันพังทลายที่สูง ขึ้นไปอีก โดยการเพิ่มรอยต่อของโครงสร้างรีเซิฟเข้าไปอีก 1 มิติ ซึ่งจะส่งผลกระทบทำให้ความกว้างของเขตปลอด พาหะจะเพิ่มขึ้นเร็วขึ้นอีก โครงสร้างชนิดใหม่นี้ได้รับ การนำเสนอเป็นครั้งแรก โดยกลุ่มของ F. Udrea โดยใช้ ชื่อว่าโครงสร้างรีเซิฟ 3 มิติ จากผลการจำลองด้วย ชอฟแวร์พบว่าโครงสร้างรีเซิฟ 3 มิติ มีแรงดันพังทลาย ที่สูงกว่า [10] และมีคุณสมบัติด้าน RF ที่ดีกว่า [11] เมื่อ เปรียบเทียบกับโครงสร้างรีเซิฟ 2 มิติ ซึ่งตามทฤษฎีจะ ทำให้แรงดันทลายสูงขึ้นประมาณ 5 เท่า และความ

้ต้านทานสถานะออนลดลงประมาณ 5 เท่าเช่นเดียวกัน [10] โครงสร้างรีเซิฟ 3 มิติที่กลุ่มของ F. Udrea นำเสนอนั้น มีลักษณะเด่นคือใช้ฐานรองแบบ SOI ซึ่งแม้ว่าจะมี คุณสมบัติในการแยกโดดที่ดี แต่ก็จะทำให้รีเซิฟที่ได้ ี บิดเบือนไปจากโครงสร้างรีเซิฟพื้นฐาน [2] โดยกลุ่มของ F. Udrea แก้ไขปัญหานี้ด้วยการปรับความหนาแน่นของสาร เจือในแต่ละชั้น หรือความหนาของแต่ละชั้นในโครงสร้าง ให้เหมาะสม ซึ่งวิธีการนี้จะทำให้การออกแบบกระบวน การสร้างยุ่งยากและควบคุมผลลัพธ์ที่ได้ยากขึ้น เนื่องจาก ต้องหาเงื่อนไขความหนาแน่นของสารเจือ และความหนา ของชั้นสารที่เหมาะสม นอกจากนี้ กลุ่มของ F. Udrea ได้มีการนำเสนอโครงสร้างรีเซิฟ 3 มิติเฉพาะส่วนที่ สำคัญเท่านั้น จึงยังไม่สามารถสร้างเป็นอุปกรณ์ที่ใช้งาน จริงได้ เนื่องจากประเด็นสำคัญอีกประการหนึ่งของ โครงสร้างรีเซิฟ 3 มิติคือ จะต้องมีการเรียงสลับกันอย่าง ต่อเนื่อง ของชั้นรีเซิฟชนิดพีและชั้นรีเซิฟชนิดเอ็นตลอด ทั้งโครงสร้าง

งานวิจัยที่นำเสนอในบทความฉบับนี้ เป็นการพัฒนา โครงสร้างรีเซิฟ 3 มิติชนิดใหม่ ต่อจากโครงสร้างรีเซิฟ 3 มิติของกลุ่ม F. Udrea โดยมีจุดประสงค์เพื่อให้สามารถ นำไปสร้างเป็นอุปกรณ์เพื่อประยุกต์ใช้งานจริงได้ง่ายขึ้น และมีแรงดันพังทลายที่สูงขึ้น กล่าวคือได้พัฒนาให้เป็น โครงสร้างที่มีกระบวนการสร้างง่ายไม่ซับซ้อน เช่นใช้การ แยกโดดด้วยรอยต่อ (Junction isolation) แทน SOI แม้ว่า จะมีคุณสมบัติในการแยกโดดที่ด้อยกว่า รวมทั้งได้ออกแบบ โครงสร้างให้มีชั้นเดรนเอ็กเทนชั่น (drain extension) และ มีฟิลด์เพรต (field plate) เป็นต้น นอกจากนี้ งานวิจัยชิ้น นี้ยังได้ทำการจำลองกระบวนการสร้าง อีกทั้งทำการ ออกแบบกระจกต้นแบบ เพื่อประโยชน์ในการสร้าง อุปกรณ์จริงต่อไปในอนาคต โดยให้รีเซิฟ 3 มิติมีลักษณะ เป็นโครงสร้างแบบลู่วิ่ง เพื่อการเรียงสลับที่ต่อเนื่องกับ ของชั้นรีเซิฟชนิดพีและชั้นรีเซิฟชนิดเอ็น

เนื้อหาของบทความฉบับนี้ประกอบด้วย ทฤษฏีพื้นฐาน ของโครงสร้างรีเซิฟโดยทั่วไปในหัวข้อที่ 2 โครงสร้างและ หลักการทำงานของดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติ ชนิดใหม่ในหัวข้อที่ 3 การจำลองกระบวนการสร้างใน หัวข้อที่ 4 การออกแบบกระจกต้นแบบในหัวข้อที่ 5 โดย ในแต่ละหัวข้อได้มีการอภิปรายรวมอยู่ด้วย และสรุปใน หัวข้อที่ 6

2. ทฤษฎีพื้นฐานของโครงสร้างรีเซิฟ

รีเซิฟ (RESURF) มาจากคำว่า REduced SURface Field รูปที่ 1 แสดงถึงรูปหน้าตัดของโครงสร้างพี-เอ็นได โอดแบบรีเซิฟ 2 มิติ และสนามไฟฟ้าในกรณีที่ความหนา ของชั้นเอพิตาซี (epitaxy) และแรงดันไบแอสมีค่าแตก ต่างกัน [2] ซึ่งจากรูปจะเห็นว่าโครงสร้างแบบรีเซิฟนี้มี รอยต่อที่สำคัญอยู่ 2 รอยต่อ คือรอยต่อระหว่าง n⁻ กับ p⁺ ในแนวตั้ง และรอยต่อระหว่าง n⁻ กับ p⁻ ในแนวนอน รูปที่ 1 (ก) เป็นกรณีที่ชั้นเอพิตาซี่ n⁻ หนา ทำให้เขตปลอด พาหะของรอยต่อแนวตั้ง ไม่ได้รับผลกระทบใดๆ จากเขต ปลอดพาหะของรอยต่อแนวนอน ดังนั้นแรงดันพังทลาย จึงถูกกำหนดด้วยสนามไฟฟ้า E_s ที่รอยต่อ p⁺/n⁻ ในแนว ตั้งเมื่อสนามไฟฟ้า E_s มีค่าเท่ากับสนามวิกฤต (Critical field) E_{cr} พอดี โดยค่าสนามวิกฤตคือ ค่าความเซ็มของสนาม ไฟฟ้าที่ทำให้เกิดการพังทลายของรอยต่อ

รูปที่ 1 (ข) เป็นกรณีที่ชั้นเอพิตาซี่ n⁻ บางลง ทำให้ เขตปลอดพาหะของรอยต่อแนวตั้ง p⁺/n⁻ กว้างขึ้นจากผล กระทบของเขตปลอดพาหะของรอยต่อแนวนอน n⁻/p⁻ ทำให้สนามไฟฟ้า E_s ที่แรงดันไบแอสเดียวกับแรงดันพัง ทลายในรูปที่ 1 (ก) มีค่าน้อยกว่าสนามวิกฤต E_c กล่าว คือทำให้มีแรงดันพังทลายสูงกว่าในรูปที่ 1 (ก) โดยใน กรณีนี้การพังทลายจะเกิดขึ้นที่รอยต่อแนวนอนเมื่อสนาม ไฟฟ้า E_b มีค่าเท่ากับสนามวิกฤต E_c ดังรูปที่ 1 (ค) แต่ ในกรณีที่ความหนาของชั้นเอพิตาชี่บางมาก จนเมื่อได้รับ แรงดันไบแอสแล้วเกิดเขตปลอดพาหะทั่วทั้งชั้นเอพิตาซี่ n⁻ จะทำให้สนามไฟฟ้าที่บริเวณรอยต่อระหว่าง n⁺/n⁻ มีความ เข้มมากขึ้น ดังนั้นหากชั้นเอพิตาซี่บางมากเกินไป จะทำให้ เกิดการพังทลายขึ้นที่รอยต่อ n⁺/n⁻ นี้แทน ซึ่งจะทำให้แรง ดันพังทลายของโครงสร้างรีเซิฟต่ำลง [2]

สิ่งที่สำคัญสำหรับโครงสร้างแบบรีเซิฟ คือความหนา ของชั้นเอพิตาซี่ n⁻ และความหนาแน่นของสารเจือในชั้น เอพิตาซี่นั้น ซึ่งทำหน้าที่เป็นชั้นรีเซิฟ (RESURF layer) จาก การคำนวณแบบ 2 มิติ ในกรณีที่ผลคูณของค่าทั้งสองมี ค่าประมาณ 10¹² ซม.⁻² จะทำให้สนามไฟฟ้าที่บริเวณผิว ด้านบน คือที่รอยต่อ n⁺/n⁻ และ p⁺/n⁻ มีความสมมาตร ดังในรูปที่ 1 (ค) ทำให้ได้โครงสร้างรีเซิฟที่มีแรงดันพัง ทลายสูงสุด [2]





3. ดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติ

โครงสร้างดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติชนิดใหม่ ที่นำเสนอในบทความฉบับนี้ เป็นโครงสร้างที่พัฒนาต่อจาก โครงสร้างรีเซิฟ 3 มิติของกลุ่ม F. Udrea เพื่อให้สามารถ นำไปสร้างเป็นอุปกรณ์จริงได้ง่ายขึ้น เช่นใช้การแยกโดด ้ด้วยรอยต่อแทน SOI อีกทั้งได้ออกแบบโครงสร้างให้มี แรงดันพังทลายสูงขึ้น เช่นมีชั้นเดรนเอ็กเทนชั่นและฟีลด์ เพรต เป็นต้น โดยชั้นเดรนเอ็กเทนชั่น หรือที่เรียกกันว่า ้ชั้นเดรนที่ได้รับการโด๊ปสารแบบเจือจาง (Lightly doped drain : LDD) นั้น จะช่วยลดค่าความเข้มสูงสุดของสนาม ไฟฟ้าตรงบริเวณรอยต่อ จึงสามารถป้องกันการพังทลาย ก่อนเวลาอันสมควร (Premature breakdown) ได้ [12-13] ในขณะที่ฟิลด์เพรต เป็นโครงสร้างที่จะช่วยป้องกัน การพังทลายก่อนเวลาอันสมควร [14-15] อันเนื่องมาจาก ปรากฏการณ์โค้งมนของรอยต่อ (Junction curvature effect) [16] และทำให้แรงดันพังทลายสูงขึ้นได้เช่นเดียวกัน โดยการพังทลายก่อนเวลาอันสมควรหมายถึง การพังทลาย ของรอยต่อ ซึ่งเกิดขึ้นก่อนที่ควรจะเป็นตามทฤษฏีพื้นฐาน ของรอยต่อ โดยมีสาเหตุส่วนใหญ่มาจากการที่บริเวณใด

G1

G2

D

บริเวณหนึ่งของรอยต่อ มีลักษณะที่ผิดเพี้ยนไปจาก ลักษณะพื้นผิวที่ราบเรียบ เช่นเป็นมุมแหลม เป็นเหลี่ยม หรือโค้งเป็นรูปทรงกระบอก เป็นต้น

3.1 โครงสร้างของดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติ

โครงสร้างดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติ ชนิดใหม่นี้ มีชั้นรีเซิฟชนิดเอ็น (n-RESURF layer) ใน มอสเฟตชนิดเอ็นแชนแนล (NMOS) วางสลับกับชั้นรี เซิฟชนิดพี (p-RESURF layer) ในมอสเฟตชนิดพีแชนแนล (PMOS) โดยรูปที่ 2 แสดงถึงโครงสร้างของดับเบิ้ลเกต ดีมอสเฟตแบบรีเซิฟ 3 มิติชนิดใหม่นี้โดยในรูปไม่ได้แสดง ชั้นโลหะไว้ ซึ่งจากภาพ 3 มิติในรูปที่ 2 (ก) จะเห็นว่า ดีมอสเฟตแบบรีเซิฟ 3 มิตินี้ประกอบด้วยดีมอสเฟต 2 ชนิด คือ PMOS และ NMOS เรียงสลับกันอยู่ รูปที่ 2 (ข) เป็น รูปมองจากด้านบน และรูปที่ 2 (ค) เป็นรูปหน้าตัดของ NMOS ตามแนวเส้น AB ในรูปที่ 2 (ข) โดยมีชั้น ก⁻ ทำ หน้าที่เป็นชั้นรีเซิฟชนิดเอ็น



รูปที่ 2 โครงสร้างดีมอสเฟตแบบรีเซิฟ 3 มิติชนิดใหม่ (ก) รูป 3 มิติ (ข) รูปมองจากด้านบน (ค) รูปหน้าตัดตามแนวเส้น AB

โครงสร้างที่นำเสนอในบทความนี้ ใช้แผ่นฐาน รองที่มีชั้นเอพิตาซี่ชนิดเอ็นบนชั้นพีเพื่อการแยกโดด (isolation) [12][17] และส่วนที่เป็นชั้นรีเซิฟจะทำการ ู้โด๊ปสารเจือด้วยวิธีการฝังไอออน (ion implantation) แทน การใช้ชั้นเอพิตาซี่ในโครงสร้างรีเซิฟ 2 มิติ เนื่องจาก สามารถควบคุมความหนาของชั้นและความหนาแน่นของ สารเจือได้แม่นยำกว่า ในที่นี้ชั้นรีเซิฟคือชั้นบนสุดที่อยู่ ระหว่างเกตทั้งสอง ซึ่งก็คือชั้น n ใน NMOS และชั้น p ใน PMOS ตามที่ได้กล่าวไปแล้วข้างต้น อีกทั้งโครงสร้าง ที่นำเสนอในบทความนี้ได้มีการออกแบบเพื่อเพิ่ม ประสิทธิภาพให้สูงขึ้น และช่วยทำให้กระบวนการสร้าง และกระจกต้นแบบไม่ซับซ้อนมากนัก กล่าวคือชั้น p ข้าง ้ใต้ชั้น n⁺ ซึ่งเป็นซอส (source) ของ NMOS จะทำหน้าที่เป็น p-base ให้กับ NMOS และในขณะเดียวกันก็ทำหน้าที่ เป็นเดรนเอ็กเทนชั่นให้กับ PMOS และในลักษณะเดียวกัน ชั้น n ข้างใต้ชั้น n⁺ ซึ่งเป็นเดรน (drain) ของ NMOS จะ ทำหน้าที่เป็นเดรนเอ็กเทนชั่น ให้กับ NMOS และในขณะ เดียวกันก็ทำหน้าที่เป็น n-base ให้กับ PMOS

3.2 หลักการทำงานของดับเบิ้ลเกตดีมอสเฟตแบบ รีเซิฟ 3 มิติ

สาเหตุที่ดีมอสเฟตที่นำเสนอนี้มีลักษณะเป็น ดับเบิ้ลเกตคือมีเกต 2 อันนั้น เนื่องจากต้องทำการควบคุม การเกิดแชนแนลของมอสเฟตทั้งชนิด PMOS และ NMOS กล่าวคือเกต1 (G1) จะทำหน้าที่ควบคุมการเกิดแชนแนล ของ NMOS และเกต2 (G2) จะทำหน้าที่ควบคุมการ เกิดแชนแนลของ PMOS การทำงานของ PMOS และ NMOS ในโครงสร้างที่นำเสนอนี้ ใช้หลักการทำงานเช่น เดียวกับโครงสร้างรีเซิฟ 2 มิติ กล่าวคือในกรณีของ PMOS นั้น G2 จะทำหน้าที่ควบคุมการเกิดแชนแนล โดยชั้น p⁻ จะทำหน้าที่เป็นชั้นรีเซิฟ คือเทียบได้กับชั้นเอพิตาซี่ใน โครงสร้างรีเซิฟ 2 มิติ และในกรณีที่ชั้น p⁻ มีความหนา เหมาะสม เขตปลอดพาหะที่บริเวณรอยต่อระหว่าง p กับ n-base จะได้รับผลกระทบจากเขตปลอดพาหะที่บริเวณ รอยต่อระหว่างชั้น p กับชั้นเอพิตาซี่ ทำให้แรงดันพังทลาย สูงขึ้นตามหลักการของโครงสร้างรีเซิฟ และเนื่องจาก โครงสร้างของมอสเฟตแบบรีเซิฟ 3 มิติ ประกอบด้วย PMOS เรียงสลับกับ NMOS ทำให้เขตปลอดพาหะที่ บริเวณรอยต่อระหว่าง p กับ n-base ได้รับผลกระทบ จากเขตปลอดพาหะที่บริเวณรอยต่อระหว่างชั้น p ของ PMOS กับชั้น n ของ NMOS ซึ่งจะทำให้สนามไฟฟ้ามี การกระจายตัวมากขึ้น และมีแรงดันพังทลายสูงขึ้น ซึ่ง จากผลการจำลองของ F. Udrea แสดงให้เห็นว่าแนวคิด นี้มีประสิทธิผลจริง [10]

4. การจำลองกระบวนการสร้าง

สิ่งที่สำคัญสำหรับโครงสร้างแบบรีเซิฟคือ ความหนา ของชั้นรีเซิฟและความหนาแน่นของสารเจือในชั้นรีเซิฟ ซึ่งต้องได้รับการควบคุมอย่างแม่นยำให้ผลคูณของทั้งสอง มีค่าประมาณ 10¹² ซม.⁻² และสิ่งที่สำคัญอีกอย่างหนึ่ง ้สำหรับดีมอสเฟตคือความหนาแน่นของสารเจือในชั้น n⁻ base และชั้น p-base ซึ่งควรจะต้องมีค่าประมาณ 1,017 ซม.⁻³ เพื่อให้ได้ค่าแรงดันขีดเริ่มเปลี่ยน (threshold voltage) ที่ใช้กันทั่วไปในวงจรรวมแบบกำลังคือ 2-3 โวลต์ [18] ดังนั้นเพื่อให้กระบวนการสร้างเป็นไปอย่างมีประสิทธิภาพ และเพื่อให้ได้โครงสร้างดีมอสเฟตแบบรีเซิฟ 3 มิติตาม ต้องการ ผู้วิจัยจึงได้ทำการจำลองกระบวนการสร้างด้วย TSUPREM4 ซึ่งเป็นซอฟต์แวร์สำหรับจำลองกระบวน การสร้างสิ่งประดิษฐ์สารกึ่งตัวนำโดยเฉพาะ โดยผลลัพธ์ ของการจำลองได้แสดงไว้ในรูปที่ 3 ซึ่งแสดงถึงภาพหน้า ตัดของส่วนที่เป็นโครงสร้าง NMOS ภายในโครงสร้าง ดีมอสเฟตแบบรีเซิฟ 3 มิติหลังจากเสร็จสิ้นกระบวนการ สร้าง



ฐปที่ 3 ผลของการจำลองกระบวนการสร้างของดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติชนิดใหม่

สำหรับชั้น p⁺ และชั้น n⁺ ซึ่งทำหน้าที่เป็นซอสและ เดรนนั้น ได้ใช้กระบวนการฝังไอออนด้วยฟอสฟอรัสที่โดส 5x10¹⁵ ซม.⁻² ด้วยพลังงาน 50 keV สำหรับชั้น n⁺ และ ใช้กระบวนการฝังไอออนด้วยโบรอนที่โดส 5x10¹⁵ ซม.⁻² ้ด้วยพลังงาน 50 keV สำหรับชั้น p⁺ หลังจากนั้นทำการ แอลนีลที่อุณหภูมิ 550 °C เป็นเวลา 30 นาที แล้วตาม ด้วยกระบวนการไดร์ฟอินที่อุณหภูมิ 950 °C เป็นเวลา 30 ้นาที ขั้นตอนต่อไปเป็นการสร้างชั้น n-RESURF และชั้น p-RESURF ซึ่งใช้กระบวนการฝังไอออนด้วยโบรอนสำหรับ p-RESURF และด้วยฟอสฟอรัสสำหรับ n-RESURF ที่โดส 2x10¹² ซม.⁻² ด้วยพลังงาน 80 keV หลังจากนั้นทำการ แอลนีลที่อุณหภูมิ 650 °C เป็นเวลา 30 นาที แล้วตาม ด้วยกระบวนการไดร์ฟอินที่อุณหภูมิ 1,100 °C เป็นเวลา 30 นาที แล้วจึงทำการสร้างชั้นฟิลด์ออกไซด์ (field oxide) หนา 1 ไมครอน เพื่อป้องกันพื้นผิวและเป็นฉนวนกั้นกับ ชั้นโลหะ และท้ายสุดเป็นการสร้างชั้นโลหะหนา 1 ไมครอน ซึ่งเป็นอลูมิเนียมผสมกับซิลิคอนร้อยละ 1 เพื่อป้องกัน การเกิด สไปกิงค์ (spiking) ที่ซอสและเดรน ซึ่งคือการที่ โลหะทะลุผ่านซอสและเดรนลงไปยังฐานรอง

กระบวนการสร้างในที่นี้ ได้รับการออกแบบให้ใช้ กระบวนการเซว์ฟอะไลด์ (self-aligned) คือสร้างเกตก่อน ชอสและเดรน เพื่อลดขั้นตอนการใช้กระจกต้นแบบ และ เพื่อให้ใช้พื้นที่ชิลิคอนได้อย่างคุ้มค่า เงื่อนไขของกระบวน การสร้างที่ใช้ในการจำลองมีดังต่อไปนี้คือ อันดับแรกสร้าง ชั้นเกตออกไซด์ (gate oxide) หนา 250 อังสตรอมด้วย กระบวนการออกซิเดชั่นแบบแห้ง (dry oxidation) ที่ อุณหภูมิ 1,000 องศา เป็นเวลา 20 นาที แล้วสร้างชั้น โพลิซิลิคอน (polysilicon) หนา 0.6 ไมครอนสำหรับเป็น เกตด้วยกระบวนการ CVD หลังจากนั้นใช้กระบวนการฝัง ้ไอออนด้วยโบรอนที่โดส (dose) 2x10¹⁵ ซม.⁻² ซึ่งหมาย ถึงการฝังไอออนด้วยความหนาแน่นต่อพื้นที่ 2x10¹⁵ /ซม.² โดยใช้พลังงาน 50 keV สร้างชั้น p สำหรับเป็น p-base สำหรับ NMOS และใช้กระบวนการฝังไอออนด้วย ฟอสฟอรัสที่โดส 2x10¹⁵ ซม.⁻² ด้วยพลังงาน 50 keV สร้าง ้ชั้น n สำหรับเป็นเดรนเอ็กเทนชั่นสำหรับ NMOS แล้ว ทำการแอลนีล (anneal) ที่อุณหภูมิ 800 °C เป็นเวลา 30 นาทีเพื่อฟื้นสภาพของผลึกที่ได้รับความเสียหายจากการ ้ยิ่งไอออน แล้วตามด้วยกระบวนการไดร์ฟอิน (drive-in) ที่ อุณหภูมิ 1,100 °C เป็นเวลา 60 นาที เพื่อให้สารเจือ แพร่กระจายลงไปลึกยิ่งขึ้น

เนื่องจากโครงสร้างดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิตินี้ มีการเรียงสลับกันระหว่าง PMOS และ NMOS ดังนั้นจึงได้ทำการจำลองด้วยซอฟต์แวร์ โดยใช้กระบวน การสร้างเดียวกันกับที่กล่าวมาแล้วข้างต้น เพื่อดูการ กระจายตัวของสารเจือในโครงสร้างที่มีการเรียงสลับของชั้น p⁺ และชั้น n⁺ บนชั้น p และชั้น n ดังแสดงในรูปที่ 4 ด้วย ซึ่ง FOX ในรูปทมายถึงฟิลด์ออกไซด์ (field oxide) ทำ หน้าที่เป็นเซว์ฟอะไลด์มาส์ค (self-aligned mask) สำหรับ กระบวนการฝังไอออนคล้ายกับเกตในโครงสร้างจริง และ มีความกว้าง 5 ไมครอน โดยในโครงสร้างที่ทำการจำลอง นี้ ชั้น p⁺ และชั้น n⁺ มีความกว้าง 5 ไมครอน และใช้ เงื่อนไขในการสร้างชั้น p⁺, n⁺, p, n เช่นเดียวกับที่กล่าว ไปแล้วข้างต้น ผลของการจำลองได้แสดงไว้ในรูปที่ 5 ซึ่ง จะเห็นได้ว่า ในกรณีที่กำหนดให้ความกว้างของแต่ละชั้น เท่ากับ 5 ไมครอน โครงสร้างเรียงสลับของชั้น p⁺ และชั้น n⁺ จะปรากฏอย่างชัดเจน โดยที่ความหนาแน่นของสาร เจือสูงสุดของทั้งชั้น p⁺ และชั้น n⁺ มีค่าประมาณ 8x10¹⁹ ชม.⁻³ ซึ่งเพียงพอสำหรับการเกิดเป็นรอยต่อโอห์มมิก สำหรับซอสและเดรน



รูปที่ 4 โครงสร้างที่มีการเรียงสลับของชั้น p⁺ และชั้น n⁺ สำหรับการจำลอง





แคบๆ 5 เส้นคล้ายนิ้วมือ แทนที่จะให้เป็นแผ่นใหญ่ 1 แผ่น โดยในที่นี้ความกว้างของเกตทั้งหมดรวมทั้งบริเวณสำหรับ เชื่อมต่อกับขั้วโลหะ ถูกกำหนดให้มีความกว้างเท่ากับ 2 ไมครอน สาเหตุที่บริเวณสำหรับเชื่อมต่อกับขั้วโลหะได้รับ การคคกแบบให้เป็นเช่นนี้เนื่องจากเราได้ออกแบบ กระบวนการสร้างให้เป็นแบบเซล์ฟอไลด์ คือสร้างเกต ก่อนทำการโด๊ปสารเจือ ดังนั้นหากบริเวณสำหรับเชื่อมต่อ กับขั้วโลหะมีลักษณะเป็นแผ่นใหญ่ 1 แผ่น จะไปปิดกั้น บริเวณนั้น ทำให้บริเวณนั้นไม่สามารถโด๊ปสารเจือได้ และ ทำให้การเรียงสลับของชั้นรีเซิฟชนิดพีและชั้นรีเซิฟชนิด เอ็นไม่ต่อเนื่อง และอาจเกิดการพังทลายก่อนเวลาอันควร ได้ที่บริเวณนั้น แต่หากบริเวณสำหรับเชื่อมต่อกับขั้วโลหะ มีลักษณะเป็นเส้นแคบๆ สารเจือจะสามารถแพร่มายัง บริเวณด้านล่างได้ เมื่อได้รับความร้อนจากกระบวนการ ไดร์ฟอิน ซึ่งมีอุณหภูมิสูงและเวลานานพอควร ทั้งนี้เนื่อง จากผลการจำลองกระบวนการสร้างแสดงให้เห็นว่า การ แพร่หลังจากกระบวนการไดร์ฟอินจะมีระยะทางประมาณ 2 ไมครอน และการใช้เส้นแคบๆ 5 เส้นจะทำให้ได้การนำ ไฟฟ้าที่ดีกว่าการใช้เส้นแคบๆ เพียงเส้นเดียว โดยระยะ ห่างระหว่างแต่ละเส้นถูกออกแบบให้มีความกว้างเท่ากับ 5 ไมครอน

รูปที่ 6 (ข) แสดงถึงกระจกต้นแบบแผ่นที่ 2 ซึ่งถูก ออกแบบสำหรับสร้างชั้น p-base ของ NMOS และชั้น เดรนเอ็กเทนชั่นสำหรับ PMOS โดยจะทับช้อนกับเกตชั้น นอกอยู่ 1 ไมครอนเพื่อใช้เกตเป็นมาสค์ และในลักษณะที่ คล้ายกัน รูปที่ 6 (ค) แสดงถึงกระจกต้นแบบแผ่นที่ 3 ซึ่ง ถูกออกแบบสำหรับสร้างชั้น n-base ของ PMOS และ ชั้นเดรนเอ็กเทนชั่นสำหรับ NMOS โดยจะทับช้อนกับเกต ชั้นในอยู่ 1 ไมครอนเพื่อใช้เกตเป็นมาสค์

5. การออกแบบกระจกตันแบบ

ในการนำโครงสร้างดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติชนิดใหม่มาใช้งานจริงนั้น จำเป็นอย่างยิ่งที่ลักษณะ การเรียงสลับกันของชั้นรีเซิฟชนิดพีและชั้นรีเซิฟชนิดเอ็น จะต้องเป็นไปอย่างต่อเนื่อง อีกทั้งต้องคำนึงถึงตำแหน่ง ของขั้วโลหะที่จะต่อเข้าไปยังเกตทั้งสอง รวมทั้งซอสและ เดรนของ NMOS และ PMOS ดังนั้นการออกแบบ กระจกต้นแบบที่เหมาะสมจึงเป็นองค์ประกอบสำคัญอีก ้อย่างหนึ่ง ในการสร้างดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติ นี้ให้มีแรงดันพังทลายสูงตามทฤษฎี ซึ่งในงานวิจัยชิ้นนี้ เรา ได้นำเสนอลักษณะการเรียงสลับของชั้นรีเซิฟชนิดพีและ ้ชั้นรีเซิฟชนิดเอ็น โดยใช้โครงสร้างแบบลู่วิ่ง (racetrack structure) ดังแสดงในรูปที่ 6 (ข) โดยข้อดีของโครงสร้าง แบบลู่วิ่งคือ ทำให้การเรียงสลับของชั้นรีเซิฟชนิดพี และ ชั้นรีเซิฟชนิดเอ็นดำเนินไปได้อย่างต่อเนื่อง โดยลักษณะ ้โค้งมนตรงบริเวณปลายทั้งสองข้างของลู่วิ่ง จะช่วย ้ป้องกันการพังทลายก่อนเวลาอันสมควร ซึ่งอาจเกิดขึ้นได้ หากเราใช้โครงสร้างรูปสี่เหลี่ยมที่มีมุมแหลม ทั้งนี้ เนื่องจากค่าความเข้มสูงสุดของสนามไฟฟ้าตรงบริเวณมุม แหลมจะสูงกว่าบริเวณอื่นๆ มาก

จากผลของการจำลองกระบวนการสร้างในหัวข้อที่ 4 ได้ ทำการออกแบบกระจกต้นแบบทั้งหมด 9 แผ่น โดย กระจกต้นแบบแผ่นที่ 1 ถูกออกแบบเพื่อสร้างชั้นเกตตาม รูปที่ 6 (ก) ซึ่งจะเห็นว่ามีลักษณะเป็นลู่วิ่ง 2 ชั้นซ้อนกัน อยู่ โดยลู่วิ่งชั้นในทำหน้าที่เป็นเกตสำหรับ PMOS และลู่ วิ่งชั้นนอกทำหน้าที่เป็นเกตสำหรับ NMOS ซึ่งตรงกับ G2 และ G1 ในรูปที่ 2 (ก) ตามลำดับ ลักษณะพิเศษอย่าง หนึ่งของชั้นเกตนี้คือ ได้รับการออกแบบให้บริเวณสำหรับ เชื่อมต่อกับขั้วโลหะที่ยื่นออกมาจากลู่วิ่งมีลักษณะเป็นเส้น



รูปที่ 6 (ก) กระจกต้นแบบแผ่นที่ 1 สำหรับชั้นเกต (ข) กระจกต้นแบบแผ่นที่ 2 สำหรับชั้น p-base (ค) กระจกต้นแบบแผ่นที่ 3 สำหรับ n-base

ระหว่างเกตทั้งสอง และเนื่องจากการเรียงสลับกันของชั้น รีเซิฟเป็นสิ่งสำคัญ ที่เป็นตัวกำหนดการพังทลายของรอย ต่อ ดังนั้นจึงต้องเรียงสลับกันตลอดเป็นโครงสร้างลู่วิ่ง ส่วนรูปที่ 8 (ข) แสดงถึงกระจกต้นแบบแผ่นที่ 7 สำหรับ สร้างชั้นรีเซิฟชนิดพีใน PMOS ซึ่งมีตำแหน่งอยู่ระหว่าง เกตทั้งสองเช่นเดียวกัน และมีรูปแบบการเรียงสลับเช่น เดียวกับกระจกต้นแบบแผ่นที่ 6 แต่ตำแหน่งจะตรงกันข้าม กันสลับกันพอดี

สิ่งหนึ่งที่ต้องคำนึงถึงสำหรับกระจกต้นแบบแผ่นที่ 6 และ 7 นี้คือ ความแตกต่างระหว่างความกว้างด้านใน และด้านนอกของแต่ละแถบตรงบริเวณส่วนโค้ง ซึ่งจะยิ่ง เพิ่มมากขึ้นตามความรัศมีของส่วนโค้งที่เพิ่มขึ้นดังแสดง ในรูปที่ 8 (ค) ซึ่งหมายความว่าปริมาณของพาหะบริเวณ ด้านนอกจะมากกว่าด้านใน และความแตกต่างนี้จะเพิ่มมาก ขึ้นโดยแปรผันตามขนาดของรัศมี ซึ่งความแตกต่างของ ปริมาณพาหะนี้ อยู่นอกเหนือหลักการของโครงสร้างรีเซิฟ 3 มิติตามที่ได้อธิบายไว้ในหัวข้อที่ 3 ซึ่งทำให้เป็นไปได้ว่า อาจเกิดการพังทลายก่อนเวลาอันสมควร ดังนั้นจึงควรมี การศึกษาเพิ่มเติมเรื่องผลกระทบของขนาดของรัศมีที่มีต่อ แรงดันพังทลายต่อไปในอนาคต

ฐปที่ 7 (ก) แสดงถึงกระจกต้นแบบแผ่นที่ 4 สำหรับ สร้างชั้นซอสและเดรนของ NMOS โดยซอสคือบริเวณที่ เห็นเป็นจุดเล็กๆ ทั้งสองด้าน ซึ่งตรงกับบริเวณด้านนอก ของเกตชั้นนอก ในขณะที่เดรนคือพื้นที่ขนาดใหญ่ที่อยู่ ตรงกลางรูป ซึ่งตรงกับบริเวณด้านในของเกตชั้นใน โดย ถูกออกแบบให้มีขนาดใหญ่ เพื่อให้ได้รอยต่อโอห์มิคที่ดี สาเหตุที่ซอสและเดรนไม่มีส่วนที่โค้งมน เป็นลักษณะ โครงสร้างลู่วิ่งดังเช่นเกต p-base และ n-base ในรูปที่ 6 เป็นเพราะซอสและเดรนไม่ใช่ส่วนสำคัญ ที่เป็นตัวกำหนด การพังทลายของรอยต่อ ดังนั้นจึงถูกออกแบบมาให้มี เฉพาะส่วนที่เป็นเส้นตรงของลู่วิ่ง เพื่อให้สะดวกในการวัด คุณสมบัติกระแสแรงดันหลังจากที่สร้างเสร็จแล้ว ส่วนรูป ที่ 7 (ข) แสดงถึงกระจกต้นแบบแผ่นที่ 5 สำหรับสร้างชั้น ซอสและเดรนของ PMOS ซึ่งใช้หลักการในการออกแบบ เช่นเดียวกับกระจกต้นแบบแผ่นที่ 4 แต่จะกลับด้านกัน โดย ซอสจะเป็นบริเวณที่เห็นเป็นจุดเล็กๆ ด้านใน ซึ่งตรงกับ บริเวณด้านในของเกตชั้นใน และเดรนจะเป็นบริเวณ ขนาดใหญ่ทั้งสองด้าน ซึ่งตรงกับบริเวณด้านนอกของเกต ชั้นนอก

รูปที่ 8 (ก) แสดงถึงกระจกตันแบบแผ่นที่ 6 สำหรับ สร้างชั้นรีเซิฟชนิดเอ็นใน NMOS ซึ่งมีตำแหน่งอยู่



รูปที่ 7 (ก) กระจกตันแบบแผ่นที่ 4 สำหรับชั้นซอสและเดรนของ NMOS (ข) กระจกตันแบบแผ่นที่ 5 สำหรับชั้นซอสและเดรนของ PMOS



รูปที่ 8 (ก) กระจกตันแบบแผ่นที่ 6 สำหรับชั้น n-RESURF (ข) กระจกตันแบบแผ่นที่ 7 สำหรับ p-RESURF (ค) ภาพขยายลักษณะตรงส่วนมุมของกระจกตันแบบแผ่นที่ 7

ชอสของ PMOS และเดรนของ NMOS และจากรูปจะ สังเกตเห็นเส้นโค้งแคบๆ ซึ่งคลุมไปตามแนวเกตด้านบน โดยส่วนนี้จะทำหน้าที่เป็นฟิลด์เพรต ซึ่งจะช่วยเพิ่มแรงดัน พังทลายได้ ตามที่ได้กล่าวไว้แล้วในหัวข้อที่ 3 ชั้นโลหะส่วน ที่สามและสี่ มีลักษณะคล้ายภาพมองจากด้านข้างของถ่าน ไฟฉาย โดยชั้นโลหะส่วนที่สามด้านบนจะทำหน้าที่เป็นขั้ว ไฟฟ้าสำหรับเกตชั้นใน และชั้นโลหะส่วนที่สี่ด้านล่างจะ ทำหน้าที่เป็นขั้วไฟฟ้าสำหรับเกตชั้นนอก โดยจะสัมผัสกับ เส้นแคบๆ 5 เส้นของเกตทั้งสอง ตามที่ได้แสดงไว้ในรูปที่ 6 (ก) โดยผ่านทางช่องสัมผัสที่ได้เปิดไว้ตามรูปที่ 9 (ก) ส่วน เลขสิบ 2 ตัวที่อยู่บริเวณด้านล่างของกระจกต้นแบบแผ่น ที่ 9 มีไว้สำหรับการอ้างอิงในการวิจัยนี้

รูปที่ 9 (ก) แสดงถึงกระจกต้นแบบแผ่นที่ 8 สำหรับ การเปิดช่องชั้นฟิลด์ออกไซด์เพื่อสร้างรอยสัมผัสกับชั้นโลหะ และรูปที่ 9 (ข) แสดงถึงกระจกต้นแบบแผ่นที่ 9 สำหรับ การสร้างชั้นโลหะซึ่งมีทั้งหมด 4 แห่งด้วยกันคือ ชั้นโลหะ ส่วนแรกที่อยู่ด้านนอกสุดที่เป็นรูปเกือกม้าคว่ำจะทำ หน้าที่เป็นชั้วสำหรับซอสของ NMOS และเดรนของ PMOS ซึ่งถึงแม้ว่าซอสและเดรนจะมีอยู่เฉพาะตรงส่วนที่เป็น เส้นตรงของโครงสร้าง ผู้วิจัยได้ออกแบบให้ขั้วโลหะต่อ เชื่อมกันกันทั้ง 2 ฝั่ง ทั้งนี้เพื่อให้การป้อนแรงดันไบแอส ให้กับซอสและเดรนของทั้ง 2 ฝั่งเกิดขึ้นพร้อมกันอย่าง สมบูรณ์แบบ ชั้นโลหะส่วนที่สองซึ่งมีขนาดใหญ่ อยู่ด้าน ในตรงกลางของโครงสร้าง จะทำหน้าที่เป็นขั้วสำหรับ



รูปที่ 9 (ก) กระจกต้นแบบแผ่นที่ 8 สำหรับการเปิดช่องสัมผัสกับชั้นโลหะ (ข) กระจกต้นแบบแผ่นที่ 9 สำหรับสร้างชั้นโลหะ

6. สรุป

้โครงสร้างดับเบิ้ลเกตดีมอสเฟตแบบรีเซิฟ 3 มิติชนิดใหม่ ้ได้ถูกพัฒนาต่อจากโครงสร้างรีเซิฟ 3 มิติของกลุ่ม F. Udrea ซึ่งผลการจำลองจากซอฟต์แวร์ได้แสดงให้เห็นว่ามี ประสิทธิผลในการเพิ่มแรงดันพังทลายให้สูงขึ้น เมื่อ เปรียบเทียบกับโครงสร้างรีเซิฟ 2 มิติ โดยการพัฒนาใน งานวิจัยชิ้นนี้มีจุดประสงค์ เพื่อให้สามารถนำไปสร้างเป็น อุปกรณ์เพื่อประยุกต์ใช้งานจริงได้ง่ายขึ้น และมีแรงดัน พังทลายที่สุงขึ้น เช่นใช้การแยกโดดด้วยรอยต่อแทนการ แยกโดดด้วย SOI และได้มีการออกแบบโครงสร้างให้มี แรงดันพังทลายสูงขึ้น เช่นมีชั้นเดรนเอ็กเทนชั่น และ ฟิลด์เพลตซึ่งทำหน้าที่ป้องกันการพังทลายก่อนเวลาอัน สมควร อีกทั้งได้รับการปรับปรุง ให้กระบวนการสร้าง และกระจกต้นแบบไม่ซับซ้อน โดยได้ทำการจำลอง กระบวนการสร้าง สำหรับโครงสร้างดับเบิ้ลเกตดีมอสเฟต แบบรีเซิฟ 3 มิตินี้ และประสบความสำเร็จในการหา เงื่อนไขของกระบวนการสร้างที่เหมาะสมสำหรับโครงสร้าง รีเซิฟ นอกจากนี้ยังได้ทำการจำลองโครงสร้างเรียงสลับ ของชั้น p⁺ และชั้น n⁺ ซึ่งผลของการจำลองแสดงให้เห็น ้ว่า สำหรับกระบวนการสร้างที่ออกแบบไว้นี้ มีความ เหมาะสมสำหรับใช้ในการสร้างอุปกรณ์จริงต่อไปในอนาคต และเมื่อความกว้างของชั้น p⁺ และชั้น n⁺ มีค่า 5 ไมครอน จะทำให้ปรากฏเป็นชั้น p⁺ และชั้น n⁺ ที่ชัดเจน และความ หนาแน่นของสารเจือสูงสุดของทั้งชั้น p⁺ และชั้น n⁺ มีค่า ประมาณ 8x10¹⁹ ซม.⁻³ ซึ่งเพียงพอ สำหรับการเกิดเป็น

(ก)

รอยต่อโอห์มมิกสำหรับซอสและเดรน อีกทั้งผู้วิจัยได้นำ เสนอ กระจกต้นแบบที่จำเป็นในการสร้างโครงสร้างดับเบิ้ล เกตดีมอสเฟตแบบรีเซิฟ 3 มิติชนิดใหม่นี้ตามกระบวนการ สร้างที่ได้จำลองไว้ ซึ่งมีกระจกต้นแบบทั้งหมด 9 แผ่น โดยได้มีการออกแบบให้มีลักษณะเป็นโครงสร้างลู่วิ่ง และ ได้เสนอแนวคิดในการให้บริเวณสำหรับเชื่อมต่อระหว่างเกต กับขั้วโลหะ มีลักษณะเป็นเส้นที่มีความกว้าง 2 ไมครอน จำนวน 5 เส้น แทนการให้มีลักษณะเป็นแผ่นใหญ่ 1 แผ่น ซึ่งจะช่วยให้สามารถโด๊ปสารเจือตรงบริเวณนั้นได้ตามปรกติ สำหรับขั้นต่อไปเพื่อให้งานวิจัยนี้สมบูรณ์ยิ่งขึ้นนั้น ควรมี การจำลองโครงสร้างด้วยซอฟต์แวร์เฉพาะทาง หรือสร้าง โครงสร้างนี้ขึ้นมาเพื่อตรวจสอบคุณลักษณะทางไฟฟ้าต่อไป

7. เอกสารอ้างอิง

1. Udrea, F., 2002, "Advanced 3D RESURF Devices for Power Integrated Circuits", *Proceedings of International Semiconductor Conference*, CAS, Vol. 2, pp. 229-238.

2. Appels, J. A. and Vaes, H. M. J., 1979, "High Voltage Thin Layer Devices (RESURF Devices)", *Technical Digest of IEEE International Electron Devices Meeting*, IEDM., pp. 238-241.

3. Ludikhuize, A. W., 2000, "A Review of RESURF Technology", *Proceedings of International Symposium on Power Semiconductor Devices and* IC's, ISPSD, pp. 11-18.

4. Khemka, V., Parthasarathy, V., Zhu, R., and Bose, A., "A Floating RESURF (FRESURF) LD-MOSFET Device Concept", *IEEE Electron Device Letters*, Vol. 24, No. 10, 2003, pp. 664-666.

5. Xie, J. and Han, Y., 2001, "A Novel RESURF LDMOS With Embedded CB-Layer", *Proceedings* of International Conference on Solid-State and Integrated-Circuit Technology, ICSICT, Vol. 1, pp. 174-177.

6. Noborio, M., Suda, J. and Kimoto, T., 2007, "4H-SiC Lateral Double RESURF MOSFETs with Low On-Resistance", *IEEE Transactions on Electron Devices*, Vol. 54, No. 5, pp. 1216-1223.

7. Saks, N. S., Mani, S. S., Agarwal, A. K. and Ancona, M. G., 1999, "A 475-V High-Voltage 6H-SiC Lateral MOSFET", *IEEE Electron Device Letters*, Vol. 20, No. 8, pp. 431-433.

8. Banerjee, S., Cow, T. P. and Gutmann, R. J., 2002, "1300-V 6H-SiC Lateral MOSFETs With Two RESURF Zones", *IEEE Electron Device Letters*, Vol. 23, No. 10, pp. 624-626.

9. Karmalkar, S., Deng, J., Shur, M. S. and Gaska, R., 2001, "RESURF AlGaN/GaN HEMT for High Voltage Power Switching", *IEEE Electron Device Letters*, Vol. 22, No. 10, pp. 373-375.

10. Udrea, F., Popescu, A. and Milne, W. I., 1998, "3D RESURF Double-gate MOSFET: A Revolutionary Power Device Concept", *Electronics Letters*, Vol. 34, No. 8, pp. 808-811.

11. Pathirana, G. P. V., Udrea, F., Ng, R., Garner, D. M. and Amaratunga, G. A., 2003, "3D-RESURF SOI LDMOSFET For RF Power Amplifiers", *Proceedings of International Symposium on Power Semiconductor Devices and IC's*, ISPSD, pp. 278-281.

12. Sze, S. M., 1988, VLSI Technology, 2nd Edition, McGraw-Hill, New York, pp. 55-57.

 Streetman, B. G. and Banerjee, S., 2000, Solid State Electronic Devices, 5th Edition, Prentice Hall, New Jersey, pp. 423-437.

14. Baliga, B. J., 2005, *Silicon Carbide Power Devices*, World Scientific, New Jersey, pp. 57-60.

15. Goud, C. B. and Bhat, K. N., 1992, "Breakdown Voltage of Field Plate and Field-Limiting Ring Techniques : Numerical Comparison", *IEEE Transactions on Electron Devices*, Vol. 39, No. 7, pp. 1768-1770.

Sze, S. M., 1981, *Physics of Semiconductor Devices*, 2nd *Edition*, John Wiley & Sons, New York, pp. 106.

17. Taur Y. and Ning, T. H., 1998, *Fundamental of Modern VLSI Devices*, Cambridge University Press, Cambridge, UK, pp. 439-440.

18. Edited by Sze, S. M., 1998, *Modern Semiconductor Device Physics*, John Wiley & Sons, pp. 184-189.